Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые. Изобретение позволяет повысить точность. Это достигается тем, что в устройство, содержащее аналоговый коммутатор 2, блок 5 сравнения токов, преобразователи 7. 8 код-ток, регистр 12 последовательного приближения, регистр 11 сдвига, вычислительный блок 14, введены регулируемый источник 6 тока, счетчик 10, что позволяет проводить метрологический контроль в широком температурном диапазоне путем минимизации аддитивной погрешности преобразователя. Эти же блоки в совокупности с цифровым блоком 9 сравнения позволяют осуществлять регулировку вспомогательного аналогового сигнала при проведении контроля. Введение источника 3 опорного напряжения позволяет скорректировать наклон передаточной характеристики , вызванный накоплением методической погрешности при определении кодов весов разряда преобразователя код-ток. 1 з. п. ф-лы, 2 табл. 11 ил. (/) С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 Н 03 М 1/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4724701/24 (22) 31.07;89 (46) 30.12.91. Бюл. |ч 48 (71) Специальное конструкторско-технологическое бюро "Модуль" Винницкого политехнического института (72) В, Я. Стейскал, В. И. Моисеев, T. Н. Васильева и T. С. Пивень (53) 681.325(088,8) (56) Авторское свидетельство СССР

М 1216827, кл. Н 02 M 1/26, 1985.

Авторское свидетельство СССР

М 1288914, кл. Н 03 М 1/26, 1985. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОBATEË Ь (57) Изобретение относится к цифровой измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые. Изобретение позволяет повысить точность. Это достигается тем, Изобретение относится к цифровой измерительной и вычислительной технике и может быть использовано для преобразования аналоговых величин в цифровые.

Целью изобретения является повышение точности.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 — функциональная схема вычислительного блока; на фиг. 3 — укрупненный алгоритм функционирования устройства; на фиг. 4-11 — схема алгоритма работы блока управления устройства, полностью определяющая функции управляющего автомата, которым является

„„ Ц„„1702525 А1 что в устройство. содержащее аналоговый коммутатор 2,.блок 5 сравнения токов, преобразователи 7, 8 код-ток, регистр 12 последовательного приближения, регистр 11 сдвига, вычислительный блок 14, введены регулируемый источник 6 тока, счетчик 10, что позволяет проводить метрологический контроль в широком температурном диапазоне путем минимизации аддитивной погрешности преобразователя. Эти же блоки в совокупности с цифровым блоком 9 сравнения позволяют осуществлять регулировку вспомогательного аналогового сигнала при проведении контроля. Введение источника 3 опорного напряжения позволяет скорректировать наклон передаточной характеристики, вызванный накоплением методической погрешности при определении кодов весов разряда преобразователя код-ток. 1 з. и. ф-лы, 2 табл. 11 ил. блок управления. В табл, 1, 2 приведены соответственно наборы входных переменных Уи входных Х.

Устройство (фиг. 1) содержит входную шину 1, аналоговый коммутатор 2, источник

3 опорного напряжения, преобразователь 4 напряжение-ток, блок 5 сравнения токов, регулируемый источник тока 6, преобразователи 7, 8 код-ток, цифровой блок 9 сравнения, счетчик (С) 10, регистр 11 сдвига (РГС), регистр 12 последовательного приближения (РПП) выходную шину 13, вычислительный блок 14, блок 15 управления, управляющую шину 16 и 17, выходы 18-21, 1702525

55 вход 22, 23, выходы 24, 25„вход 26, выход

27, входы 28, 29.

Вычислительный блок (фиг. 2) содержит блок 30 памяти, арифметико-логическое устройство (АЛУ) 31, регистры (РГ) 32 и 33, счетчики 34 и 35, коммутатор (K) 36, регистр (РГ) 37, счетчик (Ст) 38, блок 39 сравнения кодов, счетчик (СТ) 40, регистр (РГ) 41.

Устройство функционирует в двух режимах. самоповерки и непосредственно аналого-цифрового преобразования с коррекцией. Режим сэмоповерки состоит из четырех этапов контроля линейности, смещения нуля, масштаба и формирования таблицы. При контроле линейности производится определение кодов весов группы старших разрядов с "1"-го по m-й основного преобразователя 8 код-ток. Определение данных кодов производится. аналогично прототипу путем двух кодирований ступенчато формируемой вспомогательной аналоговой величины. Однако установление данной вспомогательной величины происходит в два этапа. Выполнение алгоритма начинается с обнуления области блока 30, где будут записываться вычисленные коды весов старших разрядов преобразователями 8 с 1-ro no m-й (вершина 1...4) фиг, 1, Затем при помощи записи в регистр 11 происходит включение разряда преобразователем 7 для определения кода веса младшега (m-го). из корректируемых разрядов, При этом определяется требуемое соотношение между сигналами преобразователей

7, 8. Для этого производится кодирование установленной вспомогательной аналоговой величины (в 6...10 путем подачи на вход регистра 12 серии синхроимпульсов (СИ) и установки его О-входа в зависимости от ответов блока 5 нэ включение (ДВХ=О) либо включения (ДВХ=1).разрядов до появления сигнала конца преобразования "СО", При помощи блока 9 определяется факт включения корректируемого разряда преобразователя 8. Если включение разряда не произошло, т.е. кодовая m-разрядная комбинация К 1 на выходе регистра 11 больше кодовой комбинации К2 старших разрядов регистра 12, то при помощи регулируемого источника 6 и счетчика 10 производится увеличение вспомогательной аналоговой величины, либо происходит ее уменьшение, если произошло включение более старшего разряда (в 11...14). Таким образом, путем ряда последовательных иттераций, устанавливается требуемое соотношение между преобразователями 7, 8. Затем по результатам двух кодирований с запретом (в 16...22) и без (в 24...29) определяется код реального веса проверяемого разряда, который эаписывается в блок 30 по адресу, определяемому счетчиком 40.

На втором этапе самоповерки определяется погрешность смещения нуля преобразователя. Сдвиг содержимого регистра

11 после определения кодов весов всех разрядов преобразователя 8 приводит к появлению единицы в (m+1)-м разряде регистра 11. При этом отключаются разряды преобразователя 7, а комбинация "00" на управляющих входах аналогового коммутатора 2 соответствует подключению нулевой шины, Для правильного определения погрешности смещения необходимо исключить включение корректируемых разрядов, т.е. провести минимизацию эддитивной погрешности, Минимизация данной погрешности в широком температурном диапазоне производится при помощи регулируемого источника 6 и счетчика 10 (вершины 33...39), Для этого перед кодированием смещения нуля преобразователя (вершины 41„.45) производится ряд последовательных иттераций, направленных на исключение появления при этом значащих единиц в группе корректируемых разрядов. После кодирования код смещения нуля записывается в ячейку блока 30, адресуемую через коммутатор 36 счетчиками 35 и 34, сохраняясь таким образом до следующего контроля.

На третьем этапе самоповерки корректируется наклон передаточной характеристики преобразователя, Сдвиг содержимого регистра 11 устанавливает на управляющих входах аналогового коммутатора комбинацию "01", при которой происходит подключение источника 3, Производится кодирование опорного источника 3, Результат записывается в блок 30.

Затем в регистр 32 переписывается код, соответствующий данному источнику и хранящийся в блоке 30 и происходит вычисление масштабного коэффициента

К путем деления данного кода на результат кодирования. Деление осуществляется путем последовательных вычитаний и сдвигов. Частное формируется в регистре

37 (в 58....63). Коррекция погрешности масштаба преобразователя производится путем умножения кодов корректируемых весов разрядов преобразователя 8 на вычисленный масштабный коэффициент (в 64.„72).

После выполнения трех этапов самоповерки в памяти вычислительного блока будут сформированы коды всех весов разрядов преобразователя.

1702525

Следующим этапом работы устройства является формирование таблицы для групп пового преобразования —, 1 — разрядных

1 групп рабочего кода в двоичный на основе уже подготовленных кодов реальных весов, Алгоритм составлен для 24-разрядного рабочего кода, разбитого на 6-4-х разрядных групп, Номер группы задается счетчиком 35, а сами группы формируются в счетчике 34, перебирающем все 16 комбинаций. При помощи АЛУ 31 в регистре

32 суммируются веса. соответствующие разрядам кодовой комбинации.

Режим непосредственного преобразования входной аналоговой величины в код осуществляется по методу порязрядного кодирования. Аналоговый коммутатор 2 подключает шину 1 устройства при наличии комбинации "10" на его входах, т.е. после очередного сдвига содержимого регистра

11. Одновременно с формированием рабочего кода в регистре 12 в вычислительный блок 14 происходит накопление группы из I— разрядов рабочего кода. По мере формирои вания каждой иэ — групп иэ памяти вычисI лительного блока 14 считывается соответствующий ей двоичный код. В реп зультате —, тактов суммирования на выходе вычислительного блока 14 будет сформирован двоичный код результата преобразования.

Таким образом, устройство позволяет корректировать погрешности .смещения и масштаба преобразователя без снижения общего быстродействия устройства.

Кроме того, в устройстве повышена точность преобразования при функционировании в широком температурном и временном диапазонах.

Формула изобретения

1. Аналого-цифровой преобразователь, содержащий аналоговый коммутатор, первый информационный вход которого является входной шиной, блок сравнения токов, выход которого подключен к первому входу блока управления, а вход соединен с выходом первого преобразователя код-ток, и входов которого соединены соответствен- но с и выходами регистра последовательного приближения, (и+1)-й выход которого соединен с вторым входом блока управления, третий и четвертый вход которого являются управляющей шиной, а первый и второй выходы соединены соответственно с установочным и тактовым входами регистра сдвига, m выходов которого соединены с соответствующими входами второго

55 преобразователя код-ток, третий и четвертый выходы блока управления подключены соответственно к тактовому и информационному входам регистра последовательного приближения. пятые выходы блока управления соединены соответственно с группой входов вычислительного блока, первая группа выходов которого является выходной шиной. отл ич а ю щийс я тем, что, с целью повйшения точности, в него введены счетчик. регулируемый источник тока, преобразователь напряжение-ток, цифровой блок сравнения и источник опорного напряжения, выход которого соединен со вторым информационным входом аналогового коммутатора, третий информационный вход которого является шиной нулевого потенциала, первый и второй управляющие входы соединены с (m+

1)-м и (m+ 2}-м выходами регистра сдвига. а выход — с входом преобразователя напряжение-ток, выход которого объединен с выходами первого и второго преобразователей код-ток и регулируемого источника тока, входы которого подключены к соответствующим выходам счетчика, входы прямого и обратного счета которого подключены соответственно к шестому и седьмому выходам блока управления. к пятому и шестому входам которого подключены соответственно первый и второй выходы цифрового блока сравнения, первые и вторые m входов которого соединены соответственно с m выходами регистра сдвига и регистра последовательного приближения, тактовый и информационный входы которого соответственно объединены с первым и вторым входами вычислительного блока, вторая группа выходов которого соединена с соответствующими седьмыми входами блока управления.

2. Преобразователь по и. 1, о т л и ч а юшийся тем, что вычислительный блок выполнен на четырех регистрах, четырех счетчиках, коммутаторе, блоке памяти, арифметико-логическом устройстве и блоке сравнения кодов, первые входы которого объединены соответственно с входами первого счетчика и подключены к соответствующим первым выходам второго счетчика, вторые входы объединены с соответствующими первыми информационными входами коммутатора и соединены с соответствующими выходами первого счетчика, старшие разряды вторых информационных входов коммутатора соединены с соответствующими информационными выходами третьего счетчика, а их младшие разряды соединены с соответствующими информационными выходами четвертого счетчика, 1702525 информационные входы которого соединены с соответствующИми выходами первого регистра, первый и второй входы которого являются соответственно третьим и вторым входами блока. а первые выходы коммутатора подключены к соответствующим адресным входам блока памяти, информационные входы которого объединены соответственно с первыми входами арифметико-логического устройства, информационными входами второго регистра и соединены с соответствующими выходами третьего регистра, информационные входы которого соединены с соответствующими информационными выходами арифметико-логического устройства, вторые входы которого соединены с соответствующими выходами блока памяти, выход переноса арифметико-логического устройства соединен с входом данных четвертого регистра, первый и второй входы управления режимом работь1 которого объединены соответственно с одноименными входами третьего регистра и являются соответственно первым и вторым входами группы входов блока, первый, второй и третий управляющие входы четвертого счетчика, Таблица 1

Выполняемая нк ия

М связи

СТ10 = СТ10 + 1

CT10 = СТ10- 1

РГС11 = 000 ...1

Сдвиг РГС11

СИ

ДВХ

СТ34 = 0

СТ34 РГЧ!

СТ34 = СТ34+ 1

СТ35 = 0

CT35 = СТ35 +1

СТ38 = 0

СТ38 = СТ38+1

CT38 = СТ40

СТ40 = 0

СТ40 = СТ40 - 1

Адрес К 36 (У17 = 0 Адр, БП - CT:

У17 = 1, Адр.БП = СТ2. CTI) Запись БП

Режим АЛУ (У19 = 0 слож., У19 = 1 - вы

СИ РГ37

Уп р,режимом РГ37 и РГ32 У21 У22

0 1 — сдвиг

1 0- сдвиг

1 1 - запись

2712

271З

27 14

2716

18

19

21

24

271

27z

27з

274

27в

276

277

27в

27g

271о

2711 входы обнуления и счета третьего счетчика, входы обнуления, записи и счета первого счетчика, входы записи и счета второго счетчика, адресный вход коммутатора, вход за5 писи блока памяти, вход управления режимом арифметико-логического устройства, тактовый вход четвертого регистра, входы обнуления и тактовый вход третьего регистра, вход записи второго регистра яв10 ляются соответственно третьим, четвертым, пятым, шестым. седьмым, восьмым, девятым, десятым, одиннадцатым. двенадцатым, тринадцатым, четырнадцатым, пятнадцатым, шестнадцатым, семнадца15 тым входами группы входов блока, выходы второго регистра являются первой группой выходов блока, выходы переполнения четвертого и третьего счетчиков, второй выход второго счетчика, выход блока

20 сравнения кодов и выход четвертого регистра являются соответственно первым, вторым, третьим, четвертым и пятым выходами второй группы выходов блока, информационные входы чет25 вертого регистра соединены с соответствующими выходами коммутатора, 1 702525

Продолжение табл.1

241у

271в

27>g

РГ32 - О

Си РГ32

РГЗЗ = РГ32

Таблица 2 1702525

И

Z7z

878 ,8А уф

8Ь

Гб

277

Р8

«г

27

2Ь

284

87f2

27а

1702525

1702525

1702525

1702525

1702525

СТм =Сто-1 зопасьбп Густз,3

Фиг. 7

Я&=0

50 Pr>i= ец +бп1стзр1

CH сто=о

С7з4 =0

Р гг =0

С7З8 = CT40

TD8 Ъ+t

Яа 60(бТз ) РГзг = 0

СТО =

8&=1

СР

1702525

1702525

1702525

« (7 (0;

«

g !

И ЮЮСХЛ а (r

Фиа 11

Составитель А,, итов

Тех ред M. Ìîðãåíòàë

Редактор Л.Народная

Корректор О.Кравцова

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина. 101

Заказ 4551 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5