Транслятор импульсно-кодовой модуляции

Транслятор импульсно-кодовой модуляции

Иллюстрации

Показать все

Реферат

 

И&бретение относится к трансляторам импульсно-кодовой модуляции для преобразования входного импульсно-кодомодулированного слова в компандированное импульсно-кодомодулированное слово, со- Держащее 3-битовый сегментный код и 4- . битовый код ступени. Цель изобретения - расширение функциональных возможностей за счет выборочного преобразования по А-закону или по / -закону и упрощение структуры. Транслятор импульсно-кодовой модуляции для трансляции сжатого входного слова в линейное выходное содержит входной регистр 1, согласующий блок 2, первый - четвертый блоки триггеров 3, 4, 5 и 6, декодер 7 сегмента, арифметический блок 8, блок 9 ключей, умножитель 10, вы- .ш ТР2

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 М 7/36,7/50

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР g> ppeny gg!

1!Ййй, ; - :мй Й"@(i

ЬКЕ ЛИ()ТЕ И

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

С Р

0 (21) 3793654/24 (22) 17.09.84 (31) 2/60209 (32) 19.09.83 (33) BE (46) 30.12.91. Бюл. ¹ 48 (71) Алкатель Н.B.(NL) (72) Дирк Герман Лутгардис Корнелиус Рабай и Дидье Рене Хаспеслаф (BE) (53) 681.3(088.8) (56) Патент ФРГ ¹ 2333299, кл. Н 03 К 13/01, 29.06.76.

Цифровые системы передачи./Под ред.

В, Маевского и E. Милк, M.: Связь, 1979, с. 35-38. (54) ТРАНСЛЯТОР ИМПУЛЬСНО-КОДОВОЙ МОДУЛЯЦИИ,, Ы,, 1702879 АЗ (57) Изобретение относится к трансляторам импульсно-кодовой модуляции для преобразования входного импульсно-кодомодулированного слова в компандированное импульсно-кодомодулированное слово, соДержащее 3-битовый сегментный код и 4битовый код ступени. Цель изобретения— расширение функциональных возможностей за счет выборочного преобразования по А-закону или по р-закону.и упрощение структуры. Транслятор импульсно-кодовой модуляции для трансляции сжатого входного слова в линейное выходное содержит входной регистр 1, согласующий блок 2, первый — четвертый блоки триггеров 3, 4, 5 и 6, декодер 7 сегмента, арифметический . блок 8, блок 9 ключей, умножитель 10, вы1702879

Изобретение относится к трансляторам импульсно-кодовой модуляции для преобразования входного импульсно-кодо-моду- . лированного слова в компандированное импульсно-кодо-моДулированное слово, со- 5 держащее 3-битовый сегментный код и 4битовый код ступени.

Цель изобретения — расширение функциональных возможностей за счет выборочного преобразования по А-закону или по 10 ,й-закону и упрощение структуры.

На фиг; 1 изображен транслятор импульсно-кодовой модуляции для трансляции сжатого входного слова в линейное выхоДное слово; на фиг. 2 — транслятор им- 15 пульсно-кодовой модуляции для трансляции линейного входного слова в сжатое выходное слово; на фиг. 3 — синхронизирующие импульсы для управления транслятором, изЬбраженным на фиг. 1; на фиг, 4 — 20 синхроимпульсы для управления транслятором, изображенным на фиг, 2.

Транслятор импульсно-кодовой модуляции для трансляции сжатого входного слова в линейное выходное (фиг, 1) содер- 25 жит входной регистр 1, согласующий блок

2, первый — четвертый блоки триггеров 3, 4, 5 и 6, декодер 7 сегмента, арифметическйй блок 8, блок 9 ключей, умножитель 10, выходной блок 11, сумматор 12 и блок 13 син- 30 хронизации, Умножитель 10 содержит

1 первый и второй регистры 14 и 15 сдвига.

Транслятор импульсно-кодовой модуляции для трансляции линейного входного слова в сжатое выходное слово (фиг. 2) со- 35 держит согласующий блок 16, входной регистр 17, сумматор 18, первый регистр 19 сдвига, декодер 20 сегмента, арифметический блок 21, первый — третий блоки тригге.ров 22-24, шифратор 25, выходной блок 26, 40 первый и второй блоки 27 и 28 ключей, блок

29 инверторов, блок 30 синхронизации и второй регистр 31 сдвига.

Транслятор по фиг. 1 выполнен с возможностью определения функЦии 45

a=S /+A; в = S g (S" 1 + А);

S0=S ф А;

S1=S ) А+$1, L+a.2 + в 2

К = iog 2((/+ с) 2 j где J — входное слово;

1 — код ступени;

L=(J++с) 2 — d, 50 где К вЂ” код сегмента; ходной блок 11, сумматор 12 и блок 13 синхронизации. Умножитель 10 содержит первый и второй регистры 14 и 15 сдвига.

Транслятор импульсно-кодовой модуляции для трансляции линейного входного слова в сжатое выходное слово содержит согласую = (1 + а 2 + в 2 ) SK + c щий блок, входной регистр. сумматор, регистры сдвига, декодер сегмента, арифметический блок, первый — третий блоки триггеров, шифратор, выходной блок, блоки ключей, блок инверторов и блок синхронизации. 1 з.п, ф-лы, 4 ил. а, в, с — переменные, К относится к коду сегмента и зависит вместе с переменными а, в и с от управляющего бита (А), указывающего, что зто выходное слово закодировано согласно А-закону или р;закону.

Из этой функции следует, что операции, которые выполняются для А-закона и,и-закона, очень похожи, что обеспечивает возможность использования одной и той же структуры транслятора для обоих законов.

Декодер 7 сегмента предназначен для декодирования 3-битового кода сегмента в

1 — из — 8кодS7,$6,.„,S 1,S g.

Арифметический блок выдает переменные причем кодовое слово S7,,..., S1, $$ образует измененный код сегмента, имеющего десятичную величину К .

Блок 6 триггеров предназначен для получения измененного кода ступени

Умножитель 10 необходим для умножения полученного измененного кода ступени на 2К для получения произведения (t+a2 + в2 )2.

Транслятор кодо-импульсно-кодовой модуляции для преобразования комг андированного импульсно-кодо-модулированного входного слова, содержащего 3-битовый код сегмента и 4-битовый код ступени, в а линейное импульсно-кодо-модулированное выходное слово (фиг. 2) модет определять функции;

1702879 код ступени; с и d — переменные.

К относится к коду сегмента и зависит так же, как и переменные с и d, от управляющего бита (А), указывающего, что входное слово закодировано согласно А-закону или согласно и-закону.

Транслятор (фиг. 2) содержит сумматор, управляемый управляющим биток . А Для суммирования переменной с с входным словом для получения измененного входного слова + с и запоминания его в сдвиговом регистре 19. декодер 20, соединенный со сдвиговым регистром 19 для декодирования

8 старших разрядов измененного входного слова. /+ с е код 1-из-8, шифратор 25, выдающий переменные;

Sy =- S1Р.А

S1 = S1ll3 А + S11 причем кодовое слово имеет десятичную величину К, арифметический блок 21, блок 28 ключей и регистр 31 сдвига для умножения

-к измененного входного слова + с на 2 и суммирования переменной — d с полученным произведением для получения кода ступени l .

-Умножитель 10 необходим для умножения двоичного слова, хранящегося е первом сдвигоеом регистре 14 на 2", где х = P...„Ê, сдвигая это слово через х ступеней этого сдвигового регистра.

Кодо-импульсно-модулированный сигнал закодирован согласно сегментированному логарифмическому А-закону или ,и-закону, каждый из которых содержит 8 сегментов для каждой из величин знака S закод грованного битом в1. Три бита в2-е4 определяют один сегмент К среди 8 возможных сегментов К0, ..., К7, а биты в5 — в8 определяют одну ступень Lсре,ди 16 возможных равных ступеней в сегменте, Согласно р -закону относительные величины размеров ступеней в сегментах K8, ..., К7 равны 2, ..., 2 соответственно, тогда как по

А-закону они равны соответственно 2, 2, 2, ..., 2, Это значлт, что размер ступени в сегменте КР по закону А вдвое больше размера ступени в сегменте КР по закону а. Компандироеэнный кодо-импульсно модулированный сигнал в1 — в8, например, принимается и передается е такой форме, где все биты, за исключением знакового, инеертированы (и-закон) или где только четные биты инвертированы (А-закон), Е1ожно показать, что соответствующий алгоритм для транскодироеания 8-битового компандированного кодо-импульсно-модулированного слова, содержащего биты е1в8 со знаковым битом S = в1, сегментным кодом К = в2еЗв4 и кодом ступени L = в5, е6, 5 в7, в8 в 13-битовое линейное кодо-импульсно-модулированное слово определяется по формуле

D=2(L+a2 + в2 )+с

10 или, =. +с, I с

15 где с = 0 для А-закона и с = -16 для,и-закона;

К = ф — 7 для сегментов KP — К7, за исключением сегмента К по А-закону, величина которого равна 1, а не g; а = в = 1 для сегментов К2 — К7 для обоих

20 законов и для К1 пои-закону, поэтому

К=2 (1 +2 +2 );

-а = 1 и в = 0 для сегмента К (и -закон)

25 и К1 (А-закон), поэтому

gc = 2K (L +

-а = в = О, а К =- 1 для сегмента КР

30 (А-закон), поэтому

J =2.С, Транслятор по фиг. 1 может вычислять этот алгоритм следующим образом, КомпэнД IpoBBHHbIA КОДО-импульсно- . модулированный сигнал, подаваемый на вход блока 2, причем самый старший бит идет первым и трансформируется в согласующем блоке 2, и получе чый 8-битовый компандированный сигнал, содержащий биты в1 — в8 (фиг. 1) и определяющий S, К и (, последовательно вводится е регистр 1 двумя последовательными пакетами по четыре

45 бита в1 — в4 и в5 — в8.

Четыре бита в1 — в4 запираются в блоке

3 триггеров под управлением первого Сиихронизирующего импульса ТР2 (фиг. 3). Бит знака S - в1 подается в выходной блок

11, тогда как 3-битовый сегментный код

К = в2 вЗ.в4 подается на сегментный декодер 7, где декодируется в 1-из-8-сегментный код, образованный битами

S7,.S6, S5, 54, S3, S2, S1, SP на одноименных выходах декодера 7, Этот код Определяет сегменты К по К7 следующим образом:

1702879

L+a 2 + в 2 с

Щ =- Я19 A.

S1 8"У.А+ 811

S7 S6 S5 $4 $3 $2 S1 М

Ф В В 6 В .6 В 1 ,а В В В. 9 е 1 В. 1 в в 8 Ф в 6- gr. :50 кв (и)

К9(А) н К1

К7

7 6 5 4 З 2 1 р Десятичное значениее К

КР Ф и Ю 6; 6 Ю Р 1 Ф 5

6, 6 6 1> Ф 6 1 Ю 1 к7 1 И P .. f1 9 9 P g jl y

Таким образом, каждый из выходов S к>, S 1, ..., $7 декодера 7 активируется для со1 ответствующего одного из сегментов Кф, К1, 10

К2, „., К7 и для этих сегментов выделены десятичные величины К = 6, 2, „., 6, 7. Од1 нако, согласно вышеприведенному алгорит- му это неправильно для сегмента КР по закону А поскольку величина К должна 15

1 быть равна 1 а неЯ.

flop управлением синхрониэйрующего импульса ТРЗ бит в1 и выходной код S 9, 1 с 1

Я 1, .„, S7 декодера 7 запирается в блоке 3 триггеров так, что бит в1 и $2 — 87 по1даются 20 на блок 6 триггеров, тогда как биты S И и S11 подаются на арифметический блок 8, который используется для вычислений величин а и в и для вычисления правильной величины K для сегмента Kg по закону А. На своих. 25 выходах а, в, ЯИ и 51 блок 8 создает одноименные сигнальп

/ а =. 5 P -+ А;

1 30

e =- S 0 (5 1 + А);

Из этих отношений следует, что как требует вышеуказанный алгорйтм: а = в = 1 для сегментов К2-К7 по обоим законам А и,и, отлйчающимся тем, что А = 0 и А = 1 соответ- 40 ственно. а-1 и в=Одля сегмента KP(p-закон) и

К1 (А — закбн); а = в =- 0 для сегмента Kg (A-закон), поэтому приведенные выше сегментные коды меняются.и да1от следующие изменейные сегментные коды, !

Таким образом, десятичной величине

K =- 1 придано К5 по А-закону, что и требуется, 55

Второй пакет битов в5 вб в7 в8, определяющий код ступени L, вводится в регистр

1. Эти биты запираются в блоке 3 под управ лением второго сийхронизирующего импульса ТР2 и после этого запираются в блоке 4 синхронизирующим импульсом

ТР4, Вследствие этого, эти биты в5 — в8 подаются на информационные входы умножителя 10.

Под воздействием последующего синхронизирующего импульса ТР5 биты в1, 6, S1, S2-S7, а также а, в на выходах блока 3 и блока 8 запираются в блоке 6 триггеров, в результате чего бит в1 подается на блок 11, S-биты подаются на блок 9 ключей и биты а и в подаются на информационные входы умножителя 10. Измененный код ступени, образованный битами а, в5, вб, в7, в8 и в, теперь вводится в регистр 14 под управлением синхронизирующего импульса ТРС, инвертируется в этой цепи и подается на выходы ячеек этого регистра, Таким образом, на выходах регистра 14 присутствует а, в5, вб, в7, в8 и в.

Так, измененный код ступени с инвертированными разрядами запоминается в ячейках PCT по РС6 регистра 14, которым даны величины с 2 по 2 соответственно. Как следует из алгоритма, эту величину теперь следует умножить на 2К" для — ( того, чтобы получить величину%

Посредством отрицательно направленного синхронизирующего импульса ТРбтакже бити Sg, S1 и S2-S7, подаются на управляющие входы соответствующих ячеек РС11 по РС18 регистра 15. Таким образом устанавливается соединение ме>кду выходам регистра 14 и вторым выходом ячейки РС11 регистра 15 через число ячеек, равное величине К .

flop управлением шести синхронизи- -рующих импульсов ТР7, поданных на управляющий вход регистра 14, и синхронизирующих импульсов.ТР1, подан ных на управляющий вход регистра 15, биты в, е8, в7, вб, в5 и а сдвигаются па последовательно соединенным ячейкам регистров

14 и 15 и в .первой используемой ячейке регистра 15 происходит инвертирование.

Таким образом, величина, запомненная в регистре 14 инвертируется и умножается на множитель, равный 2, поэтому на выходе регистра 15 появляется двоичное число, Согласно указанному алгоритму для получения желаемой величины J к величине J необходимо. прибавить величину с = О для

Л-закона, либо величину С =--16 для,и -закона.

Это выполняется сумматором 12, который уп равляется тем >ke управляющим входом А, что и блок 8, После этого, результа — и бит знаками объединяются в выходном блоке 11 и:

1702879

К =1о92((К+ с) 2 j

= (Г+ с) 2 к — d, К == 1оя2 (.1 + с) 2 трансформируются перед подачей на выход.

На фиг. 2 показан транслятор, выполненный с возможностью транскодирования 13-битового линейного кодо-импульсно-модулированного слова в, 8-битовое компандированное кодо-импульсно-модулированное слово.

Соответствующий алгоритм для транскодирования 13-битового линейного кодоимпульсно-модулированного слова, содержащего разряды с в1 по в13. где бит знака s = в1, а величина J înðåäåëåíà битами с в2 по в13, в 8-битовое компандированное кодо-импульсно-модулированное слово

- со знаковым битом S, сегментом К и сту, пенью задается посредством где с = 0 для А-закона;

t с = 16 для,и -закона; и при К от g до 7 и d = 16 сегментов с К по

К7, за исключением сегмента KQ для А-закона, для которого эта величина равна 1, а не

g, и для которого также d = Q. Для К вычисляется нижний предел.

Транслятор (фиг, 2) может вычислять этот алгооитм следующим образом.

Линейное кодо-импульсно-модулированное слово подается на вход блока 16, причем младший бит подается первым и трансформируется в согласующем блоке 16, а полученное 13-битовое линейное кодоимпульсно-модулированное слово, содержащее биты с в1 по в13 со знаковым битом

S- в1 и величиной = в2, ..., в13, запоминается в регистре 17. Знаковый бит в1 подается на выходной блок 26, а биты с в2 по е13, определяющие величину ./, последовательно вводятся в регистр 19 под воздействием синхронизирующих импульсов TP8 и проходят через сумматор 18, в котором к величине У прибавляется с = 0 или с = 16, в зависимости от преобразования по А-закону или,и -закону (что задается управляющим входом А). Таким образом, clloBQ, запомненное в регистре 19, представляет собой измененное входное словог+ с. Пос скольку бит в13 является младшим битом и имеет весовую функцию 2, восемь битов в2 о — в9 спределяют величину (+ с) 2, которая теперь используется для определения

Это делается путем определения только наивысшей степени для 2 в выражении (f+ с) 2, Наивысшая степень опре-4 деляет нижний предел сегмента.

С этой целью входы с в2 по в9 ячеек SC1 по SC8 регистра 19 соединяются с декодером 20 сегмента, который трансформирует следующие 8-битовые двоичные входные коды: в2 вЗ в4 в5 в6 в7 в8 е9

-1 X X x X X X X

6 1 X X Х X Х Х

6 С 1 Х Х Х Х Х

9 И И 1 Х . X X Х

И:О 6 6 1 Х Х Х

1о 6 6 1У 1 X Х

8 6 Ю О И И 1 X

9 8 9 И 9 9 6 Х где Х имеет произвольную величину, в следующие 1-из-8 сегментные коды, появляющиеся на одноименных выходах декодера

20.

30 Декодер 20, например, содержит множество тактированных вентилей И, определяющих булеву функцию в2; в2.вЗ; в2вЗ,в4; .„в2вЗв4в5вбв7в8, Выход каждого из этих вентилей соединен с соотве .ствующим од35. ним из выходов S7, ..., S 6 непосредствен1 но и через блок 29 инерторов с остальными.

Эти последние выходные клеммы S 9, S1,,..., S7 декодера 20 связаны с соответст40 вующими сегментами К ., К1, ..., К7, которым поидаются указанные десятичные величины

К.

Декодер 20 фактически определяет пер- . вую 1 в последовательности разрядов в2-. в9, за исключением Ку1, и игнорирует последующие двоичные величины в этой последовательности. Это означает, что она определяет наивысшие ступени для 2 и не учитываеть более низкие степени, Поэтому каждый из сегментов определяется по его нижнему пределу. Щ определяется, если все биты в2 — в8 являются О, независимо от в9, поскольку есть уверенность, что речь идет о сегменте 6.

Упомянутые выходы S 6, S1,,..., S7 под1

; аются на блок 22 триггеров и оттуда на шифратор 25, который транслирует 1-из-8 сегментные коды в 3-битные сегментные коды, которые подаются через блок 24 триггеров на выходной блок 26.

1702879

Я=Я g.А;

S1= S9 А+ $1.

25

35

L=(J+ с) 2 -16 или

L=(1+ c).2

Во время описанной операции величина У+ с сдвинулась в регистре 19 на один шаг вправо, поэтому на выходах ее соответствующих ячеек SC1 по SC12 присутствуют биты с в2 по в13.

Величина ступени 1 = (J +- с) 2 — d определена. Десятичну о величину К можно использовать для сегментов Kg Pc -закон) и К2-К7 (оба закона), но не для Kg по А-закону, поскольку в этом случае размер ступени равен размеру сегмента К1, Для того, чтобы это было учтено, выходные сигналы

S Р и S 1 декодера 20 подаются на блок 21, который выдает на своих выходах Sg и $1 сигналы

Эти выходные сигналы с g по 7 вместе с

S$ по S7 подаются на управляющие входы блока 28 ключей Яа@ по So)7 соответственно, Как следствие и в зависимости от десятичной величины К, равной И, 1, .„, 7, с выходов ячеек ЯС12, SC11,,., С5 регистра 19 соответственно подаются сигналы на входь. регистра 31, Сдвигая содержимое левых ячеек можно получить величину(J + с).2".

Однако, сдвигаются только четыре бита в четырех ячейках регистра 19, поэтому там запоминаются следующие двоичные величины: для КИ (и -закон) в10 в11 в12 в13 для,Kg (А-закон) и

К1 (оба закона в9 в10 в11 в12 с для К7 (оба закона) вЗ в4 в5 вб

Таким образом, каждый раз игнорируются предшествующие биты, которые имеют. состояние 9, за исключением последнего, который имеет состояние 1 для сегментов Kg fp -закон) и К1-К7 (оба закона) и состоянце И для сегмента К (Азакон), т,е. биты в9 (Кф, р -закон) и в8 (К1, оба закона) по вЗ (К7, оба закона) имеют состояние 1, тогда как в8 = 0 (Kg, А-закон).

Если не учитывать эти биты; фактически происходит вычитание 1,2 или 0,2 из ве4 личины, запомненной в регистре 31. Тем самым, эта величина фактически является . 4-битовым кодом ступени

Содержимое регистра 31 запирается в блоке 23 и затем подается на выходной блок 26, 5 Формула изобретения

1. Транслятор импульсно-кодовой модуrÿöèè для трансляции сжатого входного слова в линейное выходное слово, содержа1 щий входной регистр, декодер сегмента, 10 блок ключей, выxoäíoA блок и,блок синхронизации, первый и второй выходы которого подключены соответственно к входам синхронизации выходного блока и блока ключей, отличающийся тем, что, с целью

15 расширения функциональных возможностей за счет выборочного преобразования по А- или,и -закону и упрощение структуры, в него введены согласующий блок, первый— четвертый блоки триггеров, арифметический блок, умножитель и сумматор, управляющий вход которого обьединен с управляющим входом арифметического блока и является управляющим входом трачслятора, выход согласующего блока подключен к входу входного регистра, выходы которого подключены к соответствующим информационным входам первого блока триггеров, выходы которых подключеHbl к соответствующим информационным входам второго блока триггеров, выходы которых подключены к первым информационным входам умножителя, выход которого подключен к информационному входу суммматора, выход которого подключен к первому информационному входу выходного блока, входы декодера сегмента соединены с соответствующими выходами первого блока триггеров, первый выход которого соединен с первым информационным входом третьего блока триггеров, вторые информационные входы и первые и вторые выходы которого подключены соответственно к выходам декодера сегмента, первым информационным входам четвертого блока

45 триггеров и информационным входам арифметического блока, выходы которого подключены к вторым информационным входам четвертого блока триггеров, первый, второй и третий выходы которого подключе50 ны соответственно к второму информационному входу выходного блока, информационным входам блока ключей и вторым информационным входам умножителя, третьи информационные входы которого подключены к соответствующим выходам блока ключей, вход согласующего блока и выход выходного блока являются соответственно входом и выходом транслятора, первый вход синхронизации умножителя подключен к первому выходу блока

1702879 синхронизации, второй вход синхронизации умножителя объединен с входом синхронизации третьего блока триггеров и подключен к третьему выходу блока синхронизации, четвертый — седьмой выходы которого подключен соответственно к входам синхронизации первого, второго и четвертого блоков триггеров и третьему входу синхронизации умножителя, 2. Транслятор по и. 1, о тл и ч а ю щи йс я тем, что умно>китель содержит первый и второй регистры сдвига, информационные входы разрядов первого регистра сдвига, кроме первого и последнего, подключены соответственно K первым информационным входам умножителя, информационные входы первого и последнего разрядов первого регистра сдвига подключены соответственно к вторым информационным входам умножителя, выход последнего разряда первого регистра сдвига подключен к управляющим входам разрядов второго регистра сдвига, информационные входы которых подключены соответственно к третьим информационным входам умножителя, выход последнего разряда второго регистра сдвига является выходом умножителя, тактовые входы разрядов второго регистра сдвига и первые и вторые тактовые входы разрядов первого регистра сдвига объединены и соответственно являются первым, вторым и третьим входами синхронизации умножителя.

3. Трен;лятор импульсно-кодовой модуляции для трансляции линейного входного слова в сжатое выходное слово, содержащий первый регисто сдвига, первые и вторые выходы которого подключены соответственно к первым и вторым входам декодера сегмента, выходы которого подключены соответственно к первым информационным входам neptoro блока триггеров, первые выходы которого подключены к соответствующим входам шифратора, первый блок ключей, выходы которого подключены к первым информационным входам выходного блока, выход которого является выходом устройства, блок сиНхронизации,. первый выход которого подключен к тактовому входу первого регистра сдвига, о тл и ч а ю щи и с ятем, что, с цель о расширения функциональных возможностей за счет выборочного преобразования по А- илй р -закону и упрощения структуры, в него введены блок инверторов, согласующий блок, входной регистр, сумМатор, второй блок ключей, арифметический

5 блок, второй регистр сдвига, второй и третий блоки триггеров, вход согласующего блока является входом устройства, выход подключен к информационному входу входного регистра, выход которого подключен к

19 информационному входу сумматора, выход, которого подключен к информационному входу первого регистра сдвига, вторые и третьи выходы которого подключены соот-, ветственно к информационным входам вто15 рого блока ключей, выходы которых объединены и подключены к информационному входу второго регистра сдвига, выходы которого подключены к информационным входам второго блока триггеров, выходы ко2О торого подключены к информационным входам первого блока ключей, входы синхронизации второго регистра сдвига входного регистра объединены и подключены к первому выходу блока синхронизации, 25 управляющие входы сумматора и арифметического блока объединены и являются управляющим входом устройства, информационные входы и выходы арифметического блока подключены соответственно к соответствующим выходам декодера сегмента ивторым информационным входам первого блока триггеров, входы блока инверторов объединены с первыми управляющими входами второго блока ключей и подключены к соответствующим выходам первого блока триггеров, выходы блока инверторов подключены соответственно к вто- рым управляющим входам второго блока ключей, выходы шифратора подключены к информационным входам третьего блока триггеров, выходы котс,>ого подключены K вторым информационным входам выходного блока, третий информационный и тактовый входы которого подключены . соответственно к выходу nopaoro разряда входного регистра и второму выходу блока синхронизации, третий, четвертый v. пятый выходы которого подключены соответственно к тактовым входам первого и второго блока триггеров, тактовым входам первого блока ключей и третьего блока триггеров.

1702879

1702879

Г .!

1

1 ю

1

Фиг. 4

Редактор А.Лежнина

Заказ 4553 Тираж . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

ТР8

I

1

TP3

1

7Pf g

I

I

TPN

Составитель О.Тюрина

Техред М.Моргентал Корректор M.Êó÷åðÿâàÿ