Автоматический регулятор компенсирующего устройства

Автоматический регулятор компенсирующего устройства

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электротехнике , предназначено для использования в электрических сетях промышленных предприятий с резкопеременными и нелинейными нагрузками. Цель изобретения - повышение точности при колебаниях и искажениях формы тока электрической сети и увеличение быстродействия. Устройство обеспечивает астатическое регулирование квадратурной составляющей основной гармоники тока электрической сети на уровне, Изобретение относится к электротехнике и предназначено для использования в электрических сетях промышленных предприятий с резкопеременными и нелинейными нагрузками. Цель изобретения - повышение точности при колебаниях и искажениях формы тока электрической сети и увеличение быстродействия . На фиг. 1 приведена функциональная схема автоматического регулятора компенсирующего устройства; на фиг. 2 - схема равном 0. Ток сети умножается на опорный квазигармонический сигнал cos со t, произведение интегрируется и поступает на вход частотно-импульсного преобразователя 9 синхронного типа, выходные импульсы которого подсчитываются двумя реверсивными счетчиками 5 и 6 за интервалы времени соответственно -ЗТ/4 t Ј Т/4 и -Т/4 t ЗТ/4. В момент времени t - Т/4 содержимое первого реверсивного счетчика 5 переписывается во второй двоичный счетчик 17, а в момент t - ЗТ/4 содержимое второго реверсивного счетчика 6 переписывается в третий двоичный счетчик 18. В интервалах времени Т/4 t Т/2 и ЗТ/4 tS Т второй 17 и третий 18 счетчики подсчитывают выходные импульсы умножителя 10 частоты . В моменты времени, соответствующие записи в счетчиках 17 и 18 нуля, формируются импульсы управления тиристорами компенсирующего устройства. Углы включения тиристоров регулируются так, чтобы сумма квадратурной составляющей тока нагрузки и токов реактора и конденсаторной батареи была равна 0. 6 ил. статического компенсирующего устройства; на фиг. 3 - схема логического блока; на фиг. 4 - схема функционального преобразователя; на фиг. 5 - временные диаграммы работы автоматического регулятора компенсирующего устройства; на фиг. 6 - временные диаграммы работы логического блока. Устройство(фиг.1) содержит первичный преобразователь 1 напряжения, первичный преобразователь 2 тока питающей электрической сети, блок 3 перемножения, интегратор 4, первый 5 и второй 6 реверсивные Ј Ы О Ј ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gt)g G 05 F 1/70

ГОСУДАРСТВЕН.ЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4777940/07 (22) 05.01.90 (46) 07.01.92. Бюл. М 1 (71) Владимирский политехнический институт и Институт горного дела им. А.А.СкочинСКОГО (72) С.И.Малафеев, В.С.Мамай, A.Ã.Ïàâëîвич и Н.А.Серебренников (53) 621.3,072.86 (088.8) (56) Авторское свидетельство СССР

М 1197005, кл. Н 02 J 3/18, 1981, Авторское свидетельство СССР йЬ 1309175, кл. Н 02 J 3/18, 1985. (54) АВТОМАТИЧЕСКИЙ РЕГУЛЯТОР КОМП Е Н СИ РУЮЩЕГО УСТРОЙСТВА (57) Изобретение относится к электротехнике, предназначено для использования в электрических сетях промышленных предприятий с резкопеременными и нелинейными нагрузками. Цель изобретения повышение точности при колебаниях и искажениях формы тока электрической сети и увеличение быстродействия, Устройство обеспечивает астатическое регулирование квадратурной составляющей основной гармоники тока электрической сети на уровне, Изобретение относится к электротехнике и предназначено для использования в электрических сетях промышленных предприятий с резкопеременными и нелинейными нагрузками.

Цель изобретения — повышение точности при колебаниях и искажениях формы тока электрической сети и увеличение быстродействия.

На фиг. 1 приведена функциональная схема автоматического регулятора компенсирующего устройства; на фиг. 2 — схема.. Ж 1704145 А1 равном О, Ток сети умножается на опорный квазигармонический сигнал cos в t, произведение интегрируется и поступает на вход частотно-импульсного преобразователя 9 синхронного типа, выходные импульсы которого подсчитываются двумя реверсивными счетчиками 5 и 6 за интервалы времени соответственно -ЗТ/4 < t S Т/4 и -T/4< С 3Т/4. В момент времени t - Т/4 содержимое первого реверсивного счетчика 5 переписывается во второй двоичный счетчик 17, а в момент t - ЗТ/4 содержимое второго реверсивного счетчика 6 переписывается в третий двоичный счетчик 18. В интервалах времениТ/4 < t Т/2 иЗТ/4< tK Т второй 17 и третий 18 счетчики подсчитывабт выходные импульсы умножителя 10 частоты. В моменты времени, соответствующие записи в счетчиках 17 и 18 нуля, формируются импульсы управления тиристорами компенсирующего устройства. Углы включения тиристоров регулируются так, чтобы сумма квадратурной составляющей тока нагрузки и токов реактора и конденсаторной батареи была равна О. 6 ил. статического компенсирующего устройства; на фиг. 3 — схема логического блока; на фиг.

4 — схема функционального преобразователя; на фиг. 5 — временные диаграммы работы автоматического регулятора компенсирующего устройства; на фиг. 6 — временные диаграммы работы логического блока.

Устройство (фиг.1) содержит первичный преобразователь 1 напряжения, первичнь1й преобразователь 2 тока питающей электрической сети, блок 3 перемножения, интегратор 4, первый 5 и второй 6 реверсивные

1704145

10 счетчики, фильтр 7 нижних частот, нуль-орган 8, частотно-импульсный преобразователь 9 синхронного типа, умножитель 10 частоты, первый двоичный счетчик 11, функциональный преобразователь 12, первый

13 и второй 14 трехвходовые элементы И, логический блок 15, элемент HE 16, второй

17 и третий 18 двоичные счетчики, триггер

19, первый 20 и второй 21 импульсные усилители.

Статическое компенсирующее устройство (фиг.2) включает первый 22 и второй 23 тиристоры, реактор 24 и конденсаторную батарею 25.

Логический блок 15 (фиг.3) содержит сумматор 26 по модулю два, формирователь

27 коротких импульсов, элемент НЕ 28, двухвходовые элементы И 29-32; первый 33 и второй 34 элементы задержки.

Функциональный преобразователь 12

{фиг.4) содержит формирователь 35 импульсов сброса, счетчик 36, постоянное запоминающее устройство 37, хранящее коды функции, цифроаналоговый преобразователь 38.

Временные диаграммы, иллюстрирующие работу автоматического регулятора компенсирующего устройства, показаны на фиг. 5, где обозначено: U — напряжение в узле нагрузки; I — - ток питающей сети; выходные сигналы элементов устройства обозначены символом U с индексом, соответствующим номеру элемента; числа, записанные в счетчиках, обозначены символом N с индексом, соответствующим номеру счетчика. Выходы логического блока обозначены соответственно: U15.1, О 5,2, U15.э;

О15.4, О15.5

Автоматический регулятор компенсирующего устройства работает следующим образом.

Напряжение питающей электрической сети поступает на вход первичного преобразователя 1 напряжения, а с его выхода— на входы фильтра 7 нижних частот и нульор ан 8. На выходе фильтра 7 нижних частот формируется сигнал, который содержит только основную гармонику переменного напряжения; помехи. содержащиеся в входном сигнале, подавляются фильтром 7. Сигнал с выхода фильтра нижних частот поступает на вход умножителя 10 частоты, который формирует импульсы, следующие с частотой

m mcus

f1o =m fc =- - =, ° (1) л где m — большое число. m > 2000;

fc и Т вЂ” частота и период напряжения питающей сети.

Напряжение U1 с выхода первичного преобразователя напряжения поступает также на вход нуль-органа 8, на выходе которого формируется сигнал, прямоугольный сигнал, который передним фронтом устанавливает первый двоичный счетчик 11 в начальное состояние, соответствующее записи в нем О. Импульсы высокой частоты f e с выхода умножителя 10 частоты поступают на С-вход первого двоичного счетчика, который таким образом выполняет роль цифрового интегратора. Если разрядность счетчика и выбрана таким образом, что 2"-m, то в счетчике 11 в конце каждого периода будет записываться максимальное число 2"-1. Это означает, что на выходе и-го разряда первого двоичного счетчика 11 формируется импульсная последовательность О11,я, повторяющая выходной сигнал нуль-органа 8, частота которой равна частоте питающей сети. На выходах (n-1)-ro и (и-2)-ro разрядов первого двоичного счетчика 11 формируются импульсы удвоенной и учетверенной частоты соответственно.

Сигналы с выходов (n-2)-го. (n-1)го и и-го разрядов первого двоичного счетчика 11 поступают соответственно на первый, второй и третий входы логического блока 15. Логический блок 15 формирует пять последовател ьн остей коротких импул ьсов: 1) на выходе У1 последовательность импульсов

U151 с частотой fc, слеДУюЩих в моменты времени t = Т/4; 2) на выходе Уг последоВатЕЛЬНОСтЬ ИМПУЛЬСОВ U15.ã С ЧаСтстсй fc, следующих в моменты времени t = Т/4 +

Лт, гдето т — малый интервал времени, необходимый для разнесения во времени процессов записи информации е счетчик 17 и сброса реверсивного счетчика 5; 3) на выходе Уэ последовательность импульсов U 153 с частотой fc. следующих в моменты времени

t =ЗТ/4; 4) на выходе У4 последовательность импУльсов О154 с частотой fc. слеДУюЩих в моменты времени т-ЗТ/4+ Лт; 5) на выходе У5 последовательность U15,5 с частотой

fc. следующих в моменты времени t = Т/4 и

t = ЗТ/4.

Импульсы U15,5 с пятого выхода лоплческого блока 15 поступают на вход триггера

19, на прямом и инверсном выходах которого формируются импульсные последовательности U 19 и U ig, сдвинутые по фазе относительно напряжения U на четверть периода.

Функциональный преобразователь 12 представляет собой цифровой формирователь опорного квазигармонического сигнала Utz - cos в t и работает следующим образом. В моменты времени, соответству1704145 ющие положительным и отрицательным фронтам импульсов Uii,n, поступающих с выхода и-го разряда первого двоичного счетчика 11 на управляющий вход функционального преобразователя 12, т,е. в моменты, соответствующие началу (t - О) каждого периода напряжения, функциональный преобразователь устанавливается сигналом

011,h в начальное состояние. Далее функциональный преобразователь 12 выполняет преобразование количества импульсов 01о, поступающих с выхода умножителя 10 частоты на его информационный вход, в квазигармонический сигнал U >z, который строго синхрониэирован с напряжением сети. а частота совпадает с частотой сети f|:

Несинусоидальный ток

I =,, IMl sin (INt++), (2)

1=1 где I — номер гармоники;

1щ — амплитуда i-й гармоники тока; ф — фазовый сдвиг I-й гармоники тока, преобразуется с помощью первичного преобразователя 2 тока в напряжение Uz.

Сигналы Uz с выхода первичного преобразователя тока 2 и сигнал Оц с выхода функционального преобразователя 12 поступают на входы блока 3 перемножения, на выходе которого формируется сигнал 0з, среднее за период Т основной гармоники значение которого равно

Т

U>p = K2 — /, IM sin(l cu t + p) т

KM IMI сов Ql t б I — — — sill Р,, (3) где K2 — коэффициент передвчг; первичного преобразователя 2 тока, и пропсрционально реактивной составляющей тока сети.

Сигнал 0з поступает на вход интегратора 4. Так как напряжение 0з представляет собой сумму постоянной составляющей

U3cp и гармоник Оз, то выходной сигнал интегратора 4 также можно представить в виде суммы постоянной составляющей 04(О), отражающей начальные условия, линейноиэменЯющегосЯ напРЯжениЯ U4

Следоьательно, при наличии квадратурной составляющей основной гармоники тока сигнал на выходе интегратора 4 возрастает со скоростью, пропорциональной атой составляющей. Знак выходного сигнала интегратора 4 определяется знаком фазового сдвига / основной гармоники тока относительно напряжения U. При /1 = О среднее значение напряжения на входе ин- тегратора 4 равно О, и, следовательно, среднее значение его выходного сигнала не изменяется.

Выходной сигнал U4 интегратора 4 поступает на вход частотно-импульсного пре5 образователя 9 синхронного типа. Среднее значение его выходной частоты пропорционально входному напряжению Оз и частоте

11о тактовых импульсов U О, то выходные импульсы частотно-импульсного преобразователя 9 формируются на его первом выходе(+), если U4 <О, то на втором выходе(-).

Импульсы с первого и второго выходов час15 тотно-импульсного преобразователя 9 поступают соответственно на объединенные суммирующие и объединенные вычитающие входы первого 5 и второго 6 реверсивных счетчиков.

20 Первый 5 и второй 6 реверсивные счетчики устанавливаются выходными импульсами U15.2 и U>5,4 логического блока 15 в состояние, соответствующее записи в них нуля один раз за период в моменты соответ25 ственноt-Т/4 и1) ЗТ!4.

Импульсы Ug u Ug с первого и второго выходов частотно-импульсного преобразователя 9 синхронного типа подсчитываются первым 5 и вторым 6 дво30 ичными счетчиками. При этом в каждом счетчике подсчет импульсов осуществляется в течение одного периода Т сетевого напряжения, после чего производится установка счетчиков в исходное состояние, 35 В результате в момент времени t = Т/4 в первом двоичном счетчике 5 записывается число N5:

N5= Kg U4(— ЗТб4)гп+ 4

К9 К4 Кр 1у1 п1

Т sin gq, (4) где K4 — коэффициент передгчи интегратора;

Kg — коэффициент передачи частотноимпульсного преобразователя.

Аналогично во втором реверсивном счетчике 6 в момент времени t = ЗТ/4 записывается число гч5.

Числа Е5 и N5, записываемые в первом

5 и втором 6 рееерсианых счетчиках, представляютсг в двоично-дополнительном коде, При этом знак записанного числа определяется значением старшего разряда счетчика: положительному значению соответствует О, отрицательному 1, При отстающем токе (/ < О) в первом 5 и втором 6 счетчиках записываются отрицательные числа.

В моменты времени t - Т/4 и t - 3Т/4 выходными импульсами 015,1 и U15 s логиче1704145 ского блока 15 осуществляется запись содержимого соответственно первого 5 и второго 6 реверсивных счетчиков во второй 17 и третий 18 двоичные счетчики. Счетные входы второго 17 и третьего 18 двоичных счетчиков подключены к выходам соответственно первого 13 и второго 14 трехвходовых элементов И, на обьединенные третьи входы которых поступают выходные импульсы

U1o умножителя 10 частоты. Первый и второй входы первого элемента И 13 подключены соответственно к выходу и-го разряда первого двоичного счетчика 11 и прямому выходу триггера 15. Поэтому на суммирующий вход второго двоичного счетчика 17 в течение интервала времени Т/4 < t S Т/2 поступают импульсы Uto с выхода умножителя частоты. В результате в интервале времени Т/4 < t Т/2 происходит увеличение числа, записанного в момент t = Т/4 во втором двоичном счетчике 17 в соответствии с выражением

М17 Й5+ f1O(t — Т/4) (5)

При достижении числом, записанным во втором двоичном счетчике 17, нулевого значения в момент времени t - t1 происходит формирование на выходе индикации ну- левого состояния второго двоичного счетчика 17 импульса управления тиристором, который через первый импульсный усилитель 20 поступает на управляющий электрод первого тиристора 22.

Аналогичным образом в интервале времени 3T/4 < t < T происходит формирование импульса управления вторым тиристором 23.

Определим статистическую характеристику устройства в виде зависимости угла включения тиристоров от выходного напряжения интегратора 4 в установившемся режиме, т.е. при 1/1 = О. Для этого подставим в уравнение (5) выражения (1). (4) и, положив

= О. t = t1, N17 = О, получим

Кд U4 (— 3 Т/4) m + — (tl — — ) = 0. (6)

Решив уравнение (6) относительно угла включения тиристора а1 =2л/Т tl получим а1 =2л(— — Кд u4 (— 3 Z/4)). (7)

4

Иэ уравнения (7) следует. что угол включения тиристоров изменяется от л/2 при

04(-3T/4) -О до zr npu U4(-ÇÒ/4)- — — Kg. При

4 этом следует учитывать, что формирование импульсов управления тиристорами происходит только при отстающем токе (ф < О) и

04(-3T/4) < О. При 04(-3T/4) > О число N15, 5

25 записываемое во втором двоичном счетчике

17, всегда положительно, поэтому формирование импульса управления невозможно.

Аналогичным образом определяется зависимость угла включения второго тиристора 23 в момент времени 1з от напряжения управления 04(Т/4):

С - 2 Л (3/4 - Kg 04(1/4)).

Таким образом, в предлагаемом регуляторе компенсирующего устройства регулирование осуществляется в зависимости от значения квадратурной составляющей основной гармоники IM1 sIA ф . При этом за счет интегрирования сигнала. пропорционального произведению тока сети на опорный квазигармонический сигнал соз й) t за период Т сети, управляющие сигналы Ns u

N6, формируемые на выходах первого 5 и второго 6 реверсивных счетчиков, не зависят от искажений формы иэмеряемог6 тока.

Так как измерения сигналов управления производятся в течение одного периода сети и заканчиваются в моменты времени tТ/4 и t - 3T/4, а формирование импульсов управления тиристорэми производится. в интервалах соответственно t4 < t M Т/2 и

3T/4 < t K Т, то следовательно, регулятор имеет предельно высокое быстродействие суммарное время измерения и формирова30 ния импульса управления не превышает одного периода Т сети.

Другим важным достоинством предлагаемого технического решения является инвариантность углов включения тиристоров по отношению к изменениям частоты питающей сети.

Компенсация квадратурной составляющей основной гармоники тока нагрузки происходит следующим образом. Основную

40 гармонику тока питающей электрической сети можно представить в виде суммы 3

COCTBBËßÞÙÈõ = 4+ Ip+ Ik где Ig — синфаэная составляющая, la - I cos

45 .csin©t;

Ip — квадратурная составляющая основHOA raPMOHHKl1, Ip I SIfl фСОЗШ1;

ll — ток компенсирующего устройства.

Ток компенсирующего устройства, в

50 свою очередь, является суммой двух составляющих: нерегулируемого тока конденсаторной батареи 25, опережающего напряжение на 90 эл.град.

I».6 I«.б соз сО т

55 и регулируемого тиристорами тока реактора

24, основная гармоника которого равна

l».ð - l«р соз и1;

В исходном состоянии в установившемся режиме при ф 0 напряжение на выходе

1704145

1О интегратора 4 содержит постоянную составляющую 04(0), за счет которой формируются импульсы управления с такой фазой, при которой ток компенсирующего устройства по модулю равен, à по фазе противоположен реактивной составляющей тока нагрузки. При этом обеспечивается полная компенсация реактивного тока нагрузки.

При изменении, например при увеличении, индуктивного тока нагрузки (ф< О) происходит уменьшение постоянной составляющей U4(0) на выходе интегратора 4.

В результате уменьшается управляющие сигналы на входах двоичных счетчиков 17 и

18, что приводит к увеличению угла включения тиристоров 22 и 23 и, следовательно, уменьшению индуктивного тока 1,р, протекающего через реактор 24, Так как емкостн ый ток lk.e, протекающий через конденсаторную батарею 25, остается неизменным, а ток Ik,я через реактор уменьшается, то следовательно, возрастает емкостный ток lg компенсирующего устройства. Это приводит к уменьшению реактивного тока питающей сети. Уменьшение постоянной составляющей на выходе интегратора 4 и роисходит до момента полной компенсации реактивного тока нагрузки. При этом на выходе интегратора устанавливается новое значение постоянной составляющей

U) (10), которая определяет углы включения тиристоров 22 и 23, при которых достигается полная компенсация квадратурной составляющей основной гармоники тока нагрузки.

В случае перекомпенсации { > О) происходит увеличение постоянной составляющей 04,р на выходе интегратора 4, уменьшениеуглов включения тиристоров 22 и 23 и, следовательно, увеличение индуктивного тока через реактор 24. В результате емкостной ток ik компенсирую цего устройства уменьшается. Уменьшение этого тока происходит до тех пор, пока в сети не установится режим полной компенсации реактивного тока нагрузки, Таким образом обеспечивается астатическое регулирова-. ние квадратурной составляющей основной гармоники тока в узле нагрузки.

Логический блок 15 (фиг.3) работает следующим образом. Сигналы с выходов (n-2)го, (и-1)-ro и и-го разрядов первого двоичного счетчика 11 поступают соответственно на первый Х>, второй Хг и третий Хз входы логического блока. Импульсы Хг поступают на вход формирователя коротких импульсов 27, который формирует короткие импульсы в моменты t = Т/4 и t = 3T/4, соответствующие отрицательным фронтам

Огб10

55 импульсов Хг. Выходной сигнал 0г7 форми- рователя коротких импульсов поступает на пятый вход логического блока 15, Сигналы Х1 и Хг поступают на входы сумматора 26 по модулю два, сигнал на выходе которого имеет вид при 0< ГТ/8; ЗТ/8

Сигнал U26 поступает на объедийенйые вторые входы первого 29 и второго 30 двухвходовых элементов И. На первый вход пвр-., вого 29 элемента И поступает входной сигнал Хз, а на первый вход второго 30 элемента И поступает выходное напряжение элемента НЕ 28 Ога - Хз. В результате на выходах первого 29 и второго 30 двухвходовых элементов И фоамиочются сигналы

Uzg =10 при 0

3 Ugnpv Т/8 < t <ЗТ/8; газо =f0 при 0

g О при 5Т/8 <с< 7Т/8;

Сигналы Uzg и газо с выходов первого 29 и второго 30 элементов И поступают на первые входы соответственно третьего 3! и четвертого 32 элементов И, вторые входы которых объединены и подключены к выхо-. ду формирователя 27 коротких импульсов. В результате на выходах третьего 31 и четвертого 32 элементов И формируются короткие импульсы в моменты времени соответственно с = Т/4 и t = ЗТ/4, которые поступают соответственно на первый У1 и третий Уз выходы логического блока. Импульсы Ugt u

0зг поступают также на входы первого 33 и второго 34 элементов задержки, которые формируют импульсы Уг и У4, сдвинутые относительно У1 и Уз на малый промежуток времени Лт . Импульсы У; и Уз служат для записи информации во второй 17 и третий

18 двоичный счетчики, а импульсы Уг и У4 обеспечивают установку первого 5 и второго 6 реверсивных с стчиков в исходное состояние.

Функциональный преобразователь (фиг.4) работает следующим образом. Импульсы U<<,л с выхода и-го разряда первого двоичного счетчика 11 поступают на вход формирователя 35 импульсов сброса, который в моменты, соответствующие началу каждого периода (t = О), формирует импульсы сброса, поступающие íà R-вход счетчика

36. При этом счетчик 36 устанавливается в исходное состояние, соответствующее записи в нем нуля.

Двоичный счетчик 36 выполняет роль цифрового интегратора со сбросом в начале каждого периода, На его счетный вход по1704145

10 ступают импульсы 01о с выхода умножителя

10 частоты, в результате чего число Язв, saписанное в счетчике 36 в двоичном коде, линейно увеличивается. В постоянном sanoминэющем устройстве 37 хранится код функции F(x) сов х.

При действии на входе постоянного запоминающего устройства 37 кода, соответствующего линейно-изменяющемуся напряжению с выхода двоичного счетчика

36, на его выходе формируется цифровой сигнал Ue - сов х, Этот сигнал с выхода постоянного запоминающего устройства 37 поступает нэ вход цифроаналогового преобразователя 38, на выходе которого формируется квазигармонический сигнал 0за - сов аа. При этом сигнал Озэ строго синхронизирован с входным сигналом, э его частота равна частоте измеряемого напряжения U.

Использование предлагаемого автома- тического регулятора компенсирующего устройства в электрических сетях промышленных предприятий позволит повысить качество электрической энергии, уменьшить потери электроэнергии в сетях и повысить надежность работы электрообо- рудования.

Формула изобретения

Автоматический регулятор компенсирующего устройства, состоящего из конденсаторной батареи. реактора и блока встречно-параллельных тиристоров, содержащий последовательно соединенные первичный преобразователь напряжения и фильтр нижних частот, первичный преобразователь тока, выход которого подключен к первому входу блока перемножения, второй вход которого соединен с выходом функционального преобразователя, нуль-орган, первый и второй импульсные усилители, о тл и ч à ю шийся тем, что. с целью повышения точности при колебаниях и искажениях формы токе электрической сети и увеличения быстродействия, в него дополнительно введены умножитель частоты, три двоичных счетчика, логический блок, триггер, элемент

НЕ. два трехвходовых элемента И, два реверсивных счетчика, интегратор и частотноимпульсный преобразователь синхронного типа, информационный вход которого соединен через интегратор с выходом блока перемножения, синхронизирующий вход объединен с информационным входом функционального преобразователя и первыми входами первого и второго элементов И и подключен к выходу умножителя частоты, который включен между выходом фильтра нижних частот и С-входом первого двоично15

55 го счетчика. а первый и второй выходы подключены соответственно к объединенным суммирующим и объединенным вычитающим входам первого и второго реверсивных счетчиков, R-входы которых подключены соответственно к первому и второму выходам логического блока. а выходы соединены информационными входами второго и третьего двоичных счетчиков, счетные входы которых подключены к выходам соответственно первого и второго элементов И, Wвходы подключены соответственно к третьему и четвертому выходам логического блока, э выходы индикации нулевого состояния соединены с входами соответственно первого и второго импульсных усилителей, второй вход первого элемента И объединен с синхронизирующим входом функционального преобразователя и входом элемента

HE и подключен к выходу n-ro разряда первого двоичного счетчика, второй вход второго элемента И подключен к выходу элемента

НЕ, третьи входы первого и второго элементов И подключены соответственно к прямому и инверсному выходам. триггера, вход которого подключен к пятому выходу логического блока, первый, второй и третий входы которого соединены соответственно с выходами (n-2)-го (n-1)-го и п-го разрядов первого двоичного счетчика, причем логический блок содержит формирователь коротких импульсов. элемент НЕ, четыре двухвходовых элемента И, два элемента задержки и сумматор по модулю два, входы которого подключены к первому и второму входам логического блока, третий вход которого соединен с первым входом первого двухвходового элемента И и через элемент

НЕ подключен к первому входу второго двухвходоього элемента И, второй вход которого объединен с вторым входом первого двухвходового элемента И и подключен к выходу сумматора по модулю два, вход формирователя коротких импульсов соединен с вторым входом логического блока, выход формирователя коротких импульсов подключен к объединенным первым входам третьего и четвертого двухвходовых элементов И, вторые входы которых подключены к выходам соответственно первого и второго двухвходовых элементов И, а выходы подключены к входам первого и второго элементов задержки, выходы третьего двухвходоьо о элемента И, первого элемента задержки, четвертого элемента И, второго элемента задержки и формирователя коротких импульсов служат соответственно первым, вторым, третьим, четвертым и пятым выходами логического блока.

17041 5

Ур 4

Йт., 1704145

U,î

u>.>

Мв йк

Цу

Цу ь

4 з иг

1704145

Редактор Т. Зубкова

Заказ 63 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва. Ж-35, Раушская наб.. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Ц Щ и ы, М У

Составитель В. Клещенко

Техред М.Моргентал Корректор О. Кипле