Устройство диагностического контроля блоков радиоэлектронной аппаратуры

Устройство диагностического контроля блоков радиоэлектронной аппаратуры

Иллюстрации

Показать все

Реферат

 

Изобретение относится к контрольноизмерительным устройствам,обеспечивающим диагностический контроль блоков радиоэлектронной аппаратуры. Цель изобретения - повышение быстродействия за счет определения момента окончания переходного процесса, Устройство содержит последовательно соединенные адаптер 1, коммутатор 2 контрольных точек, измерительный усилитель 3, усилитель 4 мощности, масштабирующий усилитель 5, а также блок тестовых сигналов 6, блок 7 образцовых резисторов , компараторы 8 и 9, выходами соединенные со входами элемента 10, выход которого через преобразователь кода 11 соединен с блоками вывода информации 12 и 13, а также блок 14 управления. Благодаря введению в устройство контроля аналогоцифрового преобразователя 15, оперативных запоминающих устройств (ЗУ) 16 и 17, вычитателя 20, компаратора 22, постоянного ЗУ 23 и ключевого элемента 21 производится анализ переходного процесса для определения момента его окончания, что позволяет повысить быстродействие устройства . 2 ил. ел С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 01 R 31/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

С) ,(Я 4

СО

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4499749/21 (22) 16.08.88 (46) 15.01.92. Бюл. М 2 (71) Минское производственное объединение "Горизонт" (72) M.Ë.Êàãàíîâ, М.Э,Ваксер, Л.Ф.Дятко, Л.В.Носов, С.Л,Черницкий и Л.Л,Янкелев (53) 621.317,7(088,8) (56) Байда Н,П. и др. Микропроцессорные системы поэлектронного диагностирования

РЭА. M.: Радио и связь, 1987, с.187.

Система диагностического контроля

СДК 176/3000. Техническое описание

ЛТ1.130,067,ТО, 1982, (54) УСТРОЙСТВО ДИАГНОСТИЧЕСКОГО

КОНТРОЛЯ БЛОКОВ РАДИОЭЛЕКТРОННОЙ АППАРАТУРЫ (57) Изобретение относится к контрольноизмерительным устройствам, обеспечивающим диагностический контроль блоков радиоэлектронной аппаратуры. Цель изо, . Ы„, 1705780 А1 бретения — повышение быстродействия за счет определения момента окончания переходного процесса, Устройство содержит последовательно соединенные адаптер 1, коммутатор 2 контрольных точек, измерительный усилитель 3, усилитель 4 мощности, масштабирующий усилитель 5, а также блок тестовых сигналов 6, блок 7 образцовых резисторов, компараторы 8 и 9, выходами соединенные со входами элемента 10. выход которого через преобразователь кода 11 соединен с блоками вывода информации 12 и

13, а также блок 14 управления. Благодаря введению в устройство контроля аналогоцифрового преобразователя 15, оперативных запоминающих устройств (ЗУ) 16 и 17, вычитателя 20, компаратора 22, постоянного ЗУ 23 и ключевого элемента 21 производится анализ переходного процесса для определения момента его окончания, что позволяет повысить быстродействие устройства, 2 ил.

1705780

Изобретение относится к контрольноизмерительным устройствам, обеспечивающим диагностический контроль блоков радиоэлектронной аппаратуры и средств связи.

Цель изобретения — повышение быстродействия при сохранении требуемой точности за счет определения момента окончания переходного процесса, На фиг,1 приведено устройство; на фиг.2 — временные диаграммы напряжения на входе блока образцовых резисторов и на выходе измерительного усилителя.

Устройство диагностического контроля блоков радиоэлектронной аппаратуры содержит адаптер 1, коммутатор 2 контрольных точек, измерительный усилитель 3, усилитель 4 мощности, масштабирующий усилитель 5, блок 6 тестовых сигналов, блок

7 образцовых резисторов, первый 8 и второй 9 компараторы, элемент 10 И, преобразователь 11 кода, первый 12 и второй 13 блоки вывода информации, блок 14 управления, аналого-цифровой преобразователь (АЦП) 15, первый 16 и второй 17 оперативные запоминающие блоки (ОЗУ), первый 18 и второй 19 постоянные запоминающие блоки (ПЗУ), вычитатель 20, ключевой элемент 21. третий компаратор 22, третий постоянный запоминающий блок 23 (ПЗУ).

Адаптер 1, коммутатор 2 контрольных точек, измерительный усилитель 3, усилитель 4 мощности и масштабирующий усилитель 5 соединены последовательно. Выход блока 6 тестовых сигналов соединен со входом блока 7 образцовых резисторов.

Первый выход блока 7 соединен с инвертирующим входом измерительного усилителя

3. Выходы первого 8 и второго 9 компараторов соединены соответственно с первым и вторым входами элемента 10 И, Выход элемента 10 И соединен с первым входом преобразователя 11 кода, первый и второй выходы которого соединены соответственно с первым 12 и вторым 13 блоками вывода информации. Первый выход блока 14 управления соединен с управляющими входами блока 6 тестовых сигналов, коммутатора 2 контрольных точек, блока 7 образцовых резисторов и преобразователя 11 кода. Выход масштабирующего усилителя 5 соединен с сигнальным входом АЦП 15, Первый выход

АЦП 15 соединен с сигнальным входом ключевого элемента 21 и со входом первого ОЗУ

16. Первый выход ОЗУ 16 соединен со входом второго ОЗУ 17, а второй выход — c первым входом вычитателя 20, второй вход которого соединен с выходом второго ОЗУ

17, управляющий вход которого соединен с управляющим входом первого ОЗУ 16, с уп5

55 равляющим входом АЦП 15, с управляющими входами первого 18 и второго 19 ПЗУ и с управляющими входами первого 8 и второго

9 компараторов и с выходом блока 14 управления, Второй выход блока 14 управления соединен со входом управления адаптера 1, а вход — с выходом АЦП 15, Первый вход третьего компаратора 22 соединен с выходом вычитателя 20, а второй вход — с выходом третьего ПЗУ 23, Выход третьего компаратора 22 соединен со входом управления ключевого элемента 21, выход которого соединен со вторым входом преобразвоателя 11 кода, с первыми входами первого 8 и второго 9 компараторов, вторые входы которых соединены соответственно с выходами первого 18 и второго 19

П3 У.

Устройство работает следующим образом.

При включении питания устройство приводится в исходное состояние, при этом

ОЗУ 16 и ОЗУ 17 обнуляются по сигналу блока 14 управления. После подключения контролируемого элемента (Rx) к адаптеру 1 по команде блока 14 управления коммутатор 2 контрольных точек подключает через адаптер 1 контролируемый элемент Rx одним концом к выходу усилителя 4 мощности, а вторым — к инвентирующему входу измерительного усилителя 3. Испытательный сигнал в виде перепада напряжения от 0 до

0,2 В по команде блока 14 управления поступает от блока 6 тестовых сигналов на вход блока 7 образцовых резисторов, в котором под воздействием команды блока 14 управления происходит подключение требуемого образцового резистора (R()gp), номинал которого равен ожидаемому значению, к инвертирующему входу измерительного усилителя 3. Напряжение на выходе измерительного усилителя 3 имеет форму, показанную на фиг.2. Экспоненциальная составляющая выходного напряжения обусловлена наличием емкости (С), включенной параллельно контролируемому элементу Rx.

Напряжение на выходе измерительного усилителя 3 по окончании переходного процесса (Тп.п) определяется выражением

Овых = -UsxRx/Roáð где 0ех — напряжение на входе измерительного усилителя 3.

Напряжение с выхода измерительного усилителя 3 поступает через усилитель 4 мощности на вход масштабирующего усилителя 5, в котором напряжение усиливается до величины (4 В), соответствующей участку с наибольшей линейностью АЦП 15, что обеспечивает минимальную погрешность

1705780

10

20

30

55 аналого-цифрового преобразования, и подается на era вход. Запуск АЦП 15 производится по команде блока 14 управления. С выхода АЦП 15 двоичный код, эквивалентный измеряемому элементу Rx, поступает на сигнальный вход ключевого элемента 21 и на вход ОЗУ 16, в котором запоминается по команде блока 14 управления в момент - .

В следующем цикле измерения в момент времени ti (np поступлении следующего управляющего сигнала от блока 14 управления) код с выхода ОЗУ 16 поступает на вход

ОЗУ 17 и на первый вход вычитателя 20, при этом в ОЗУ 16 заносится код, полученный в момент времени ть Таким образом, в ОЗУ 17 хранится двоичное значение измеряемого параметра в предыдущем цикле измерения, а в ОЗУ 16 — в текущем цикле измерения. В вычитателе 20 определяется разность (4) между текущим и предыдущим значениями измеряемого параметра, С выхода вычитателя 20 двоичный код значения Л поступает на первый вход компаратора 22, нг втооой вход которого подается двоичный код допустимого значения (Лд л), хранящегося в

ПЗУ 23, Таким образом, по сигналам блока

14 управления производится ряд измерений с временным интервалом t, в каждом из которых определяется A+> и сравнивается с

Лд л (фиг.2). Величина временного интервала t зависит от времени преобразования (тл )сигнала из аналоговой формы в цифровую и определяется типом применяемого АЦП, При выполнении соотношения

А+< < b «переходной процесс считается оконченным, и с выхода компаратора 22 поступает разрешающий сигнал на вход управления ключевого элемента 21, разрешая прохождение двоичного кода контролируемого элемента с выхода АЦП 15 на первые входы компараторов 8 и 9 и на первый сигнальный вход преобразователя 11 кодов, с выходов которого преобразованные коды поступают на входы блоков 12 и 13 вывода информации в виде абсолютной величины параметра.

На вторые входы компараторов 8 и 9 с выходов ПЗУ 18 и 19 поступают соответствующие эталонные значения верхнего и нижнего предела контролируемого элемента Ях, выбранные в соответствии с командами блока 14 управления. Выходные сигналы компараторов 8 и 9 поступают на входы элемента 10 И, на выходе которого будет "1" или "0" в зависимости от того, попадает измеряемая величина в заданные пределы, или выходит за них. Если код, соответствующий значению контролируемого элемента, совпадает с кодом предела, например, верхнего, записанного в ПЗУ 18, или меньшим его, то на выходе компаратора 8 появляется сигнал "1", который поступает на первый вход элемента 10 И, одновременно если код, соответствующий значению контролируемого элемента, совпадает или первышает код нижнего предела, записанного в ПЗУ 19, на выходе компаратора 9 появляется сигнал "1", который поступает на второй вход элемента 10 И. При наличии "1" на обоих входах элемента 10 И на его выходе появляется сигнал "1", который подается на второй сигнальный вход преобразователя

11 кода, с выходов которого преобразованные коды поступают на входы блоков 12 и 13 вывода информации в виде записи "годен".

Если измеряемый параметр не укладывается в заданные пределы, на выходе элемента

10 И появляется "0", что отобразится в блоках 12 и 13 в виде записи "Брак".

Формула изобретения

Устройство диагностического контроля блоков радиоэлектронной аппаратуры, содержащее последовательно соединенные измерительный усилитель. усилитель мощности и масштабирующий усилитель, а также блок тестовых сигналов, выход которого соединен с входом блока образцовых резисторов, первый выход которого соединен с инвертирующим входом измерительного усилителя, первый и второй компараторы, выходы которых cooTBBTGTBBHHQ соединены с первым и вторым входами элемента И, выход которого соединен с первым входом преобразователя кода, первый и второй выходы которого соединены соответственно с первым и вторым блоками вывода информации, и блок управления, выход которого соединен с управляющими входами блока тестовых сигналов, коммутатора контрольных точек, блока образцовых резисторов, первый выход адаптера соединен с входом коммутатора контрольных точек, первый выход коммутатора контрольных точек соединен с инвертирующим входом измерительного усилителя и преобразователя кода, о т л и ч а ю щ е е с я тем. что, с целью повышения быстродействия за счет определения момента окончания переходного процесса, введены аналого-цифровой преобразователь, первый и второй оперативные запоминающие блоки, вычитатель, первый, второй и третий постоянные запоминающие блоки, третий компаратор и ключевой элемент, причем выход масштабирующего усилителя соединен с сигнальным входом аналого-цифрового преобразователя, первый выход которого соединен с сигнальным входом ключевого элемента и с входом первого оперативного запоминающего блока, пер1705780

UBr Вы пеР Р3ного проц, ессо

Фиг.2 вый выход которого соединен с входом второго оперативного запоминающего блока, а второй выход — с первым входом вычитателя, второй вход которого соединен с выходом второго оперативного запоминающего блока, управля ющий вход которого соединен с управляющим входом первого оперативного запоминающего блока, с уп ра вля ющим входом аналого-цифрового преобразователя, с управляющими входами первого и второго постоянных запоминающих блоков, с управляющими входами первого и второго компараторов и с выходом блока управления, второй выход которого соединен с выходом управления адаптера, а вход — с вторым выходом аналого-цифрового преобразвоателя, первый вход третьего компаратора соединен с выходом третьего вычитателя, а второй вход — с выхо5 дом постоянного запоминающего блока, выход третьего компаратора соединен с входом управления ключевого элемента, выход которого соединен с вторым входом преобразователя кода, с первыми входами

10 первого и второго компараторов, вторые входы которых соединены соответственно с выходами первого и второго постоянных запоминающих блоков, второй выход коммутатора контрольных точек соединен с

15 выходом усилителя мощности.