Устройство для синхронизации системы импульсно-фазового управления статическим преобразователем частоты

Устройство для синхронизации системы импульсно-фазового управления статическим преобразователем частоты

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электоотех-. нике и может быть использовано в системах импульсно-фазового управления трехфазным статическим преобразователем частоты, работающим в условиях автономной энергосистемы соизмеримой мощности Цель изобретения - повышение точности. Устройство для синхронизации содержит аналого-цифровой преобразователь 3, двоичный счетчик импульсов 8, блок обработки данных 15. В устройство введены блок 1 преобразования входного сигнала, аналоговый вход которого является первым входом устройства , блок 4 временной задержки, тактовый вход которого является вторым входом устройства , элемент 2 выборки и хранения ана . лотового сигнала, регистры состояния 5. 6, регистр результата 13, цифровой компаратор 9, демультиплексор 12. элементы 2И 7. 10, 11 и элемент 5И 14. Устройство осуществляет генерацию синхронизирующих импуль сов на выходах второго и третьего элементов 2И 10 и II, при этом изменение напряжения на первом входе устройства в зяданном диапазоне не влияет на точность определения моментов синхронизации. 7 ил. о С (Л

сооз ссжтских социмистичкских

РеспуБ/мк (51)5 Н 02 М 1 08

ОПИСАНИЕ H306PETEHHR

Н А BTOPCHOMV С8ИДЕТЕЛЬСТВУ

ГОСУААРС ТВЕКНЬ1Ч! КОМИТЕТ

ПО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ПФ(Т СССР (21) 4703229/07 (22) 09.06.89 (16) 23.01 92. Бюл. № 3 (7! ) Всесоюзный научно-исследовательский институт электромеханики (72) К. Н. Седов (53) 621.316.727 (088.8) (56) Эпштейн В. И. Экстраполяция опорного синусоидального напряжения для синхронизации тнрнсторных преобразователей.—

Полупроводниковые преобразователи электрической энергии. Новосибирск, 1983, сб. трудов Новосибирского электротехнического института, с. 49 — 51.

Pl=ITSHER С. Н. А microprocessor-based

Synchronizatinn Scheme for digita1Iy-controlled three-; hase thiristor power convertors

«!ЕЕЕ IE()Ч Proc Palo Alto. Calif. Nov

15-19 1982», New York, IV, т, 1982, !03 — !07

IEEE Trans. fnd. Electron, .1983, 30, ¹ 4. „ (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ СИСТЕМЫ ИМПУЛЬСНО-ФАЗОВОГО УПРАВЛЕНИЯ CTATH×ÅCÊÈÌ ПРЕОБРАЗОВАТЕЛЕМ ЧАСТОТЫ (57) Изобретение относится к электпотехl

„.SU.„1 07707 А1

2 нике и может быть использовано в системах импульсно-фазового управления трехфазным статическим преобразователем частоты, . работающим в условиях автономной энергосистемы соизмеримой мощности. Цель изобретения — повышение точности. Устройство для синхронизации содержит аналого-цифровой преобразователь 3, двоичный счетчик импульсов 8, блок обработки данных

l5. В устройство введены блок I преобразования входного сигнала, аналоговый вход которого является первым входом устройства, блок 4 временной задержки, тактовый вход которо)о является вторым входом устройства, элемент 2 выборки и хранения ана. логового сигнала. регистры состояния 5. 6, регистр результата !3, цифровой компаратор 9, демультиплексор !2. элементы 2И 7, l0, I I и элемент 5И 14. Устройство осуществляет генерацию синхроннзирующих нмпульспВ на выходах второго и третьего элементов 2И 10 и 11, пря этом изменение напряжения на первом входе устройства в заданном диапазоне не влияет на точность определения моментов синхронизации. 7 нл.

1707707

Изобретение относится к электротехнике, а именно к преобразовательной технике, и может быть использовано в системах импульсно-фазового управления трехфаэным статическим преобразователем частоты, работающим в условиях автономной энергос истем ы соизмери мой мощности.

Цель изобретения — повышение точности устройства синхронизации.

На фиг. I представлена структурная схема устройства синхронизации; на фиг. 2,3— диаграммы напряжений; нв фнг. 4, 5 — блоксхема алгоритма работы блока обработкк данных; на фиг. 6 — структурная схема блока обработки данных; на фиг. 7 — функциональная схема блока преобразования входного сигнала.

Устройство синхронизации для импульсно-фазового управления статическим преобразователем частоты содержит блок I преобразования входного сигнала с аналоговым входом !.I, аналоговым выходом I 2, первым

1,4, вторым 1.5 и третьим 1.3 цифровыми выхоламн, элемент 2 выборки н хранения аналогового сигнала с аналоговым входом

2.1, входом 2.2 выбора режима работы и выходом 2.3, аналого-цифровой преобразо- . ватель 3 с аналоговым входом 3.1 входом 3.2 запуска, входом 3.3 считывания, выходом 3.4 окончания считывания и цифровым выходом 3.5, блок 4 временной задержки с тактовым входом.4.1, входом 4.2 запуска и выхо- . дом 4.3, первый регистр 5 состояния с вхо- дом 5.1 стробировання. группой информационных входов 5.2 — 5.4, входом 5.5 считывания, выходом 5.6 окончания считывания н цифровым выходом 5.7, второй регистр 6 состояния с входом 6.1 установки в исходное положение, информационным входом 6.2, входом 6.6 записи, выходом 6.7 окончания записи и группой информационных выходов 6.3 — 6.5, первый элемент 2И 7, двоичный счетчик 8 с тактовым входом 8.1, входом 8.2 записи, двумя идентичными информацноннымн выходами 8.3, 8.4, входом 8.5 считывания, выходом 8.6 окончания счнтыванияэапнси, цифровой компаратор 9 с входом 9.1 установки в исходное положение, информационными входами 9.2, 9.4, входом 9.3 установки b рабочее положение и выходом 9.5, второй элемент 2И 10, третий элемент 2И 11, демультнплексор 12 с входом 12.1 управления операцией ввода, входом 12,2 управления операцией вывода, информационным входом 12.3, группой выходов 2.4, 12.6; 12.7 управления считыванием и rpynpoll выходов 12.5, 12.8, 12,9 управления записью, регистр 13 результата с информационным выходом 13.1, входом 13.2 записи, выходом 13.3 окончания записи и информационным входом 13,4, элемент.5И 14, блок 15 обработки данных с выходом 15.1 установки в исходное положение, выходом 15.2 управления операцией ввода, выходом 15.3 управления операцией вывода, шиной 15.4 адреса, входом

l5.5 окончания операций ввода-вывода и двунаправленной шиной 15.6 данных. Блок !

5 содержит модуль 16 управления, модуль 17 памяти данных и модуль 18 памяти ко.5 манд. Выходы установки в исходное положение, управления операцией ввода, управления операцией вывода, вход окончания операций ввода-вывода, шина адреса, двунаправленная шина 16 данных модуля управления являются соответственно выходом 15.1 установки в исходное положение, выхо. дом 15.2 управления операцией ввода, выходом )5.3 управления операцией вывода ° входом 15.5 околчания операций ввода-вы. вода, шиной 15.4 адреса и двунаправленной шиной 15.6 данных блока IS.

Блок I преобразования входного сигнала солержит первый 19 н второй 20 однополупериодные выпрямители, сумматор 22, пер20 вый 24 и второй 23 компараторн, элемент

2ИЛИ 26, источник 21 опорного напряжения и диод 25, катод которого подключен к аналоговому выходу 1.2 блока I преобразования входного сигнала, а анод соединен с выходом 22.4 сумматора 22, первый 22.1 и второй

22.2 входы сумматора 22 связаны соответственно с первыми входами 24.1 и 23.1 первого 24 и второго 23 компараторов н полклю. чены соответственно к выходам 19.2 и 20.2 первого 19 и второго 20 однополупериолннх

Э0 выпрямителей, третий вход 22.3 сумматора 22 связан с вторыми входами 24.2. 23.2 первого 24 и второго 23 компараторов н выходом 21.1 источника 21 опорного напряжения, выходы 24.3, 23.3 первого 24 и второго 23 компараторов подключены cn -ветст3S венно к второму 26.2 и первому 26.1 вхолам элемента 2ИЛИ 26 и первому 1.4 и второму 1.5 цифровым выходам блока преобразования входного сигнала, выход 26.3 элемента 2ИЛИ 26 подключен к третьему

40 цифровому выходу 1.3 блока 1 преобразования входного сигнала, входы 19.1, 20.1 первого 19 н второго 20 однополупернолных выпрямителей связаны с аналоговым входом I.I 6JIOKa I преобразования входного сигнала.

45 Аналоговый вход I.l блока I является аналоговым входом устройства. Тактовый вход 4.1 блока 4, являющийся входом устройства, соединен с тактовым входом 8.1 двоичного счетчика 8 и входом 5.1 стробирования первого регистра 5 состояния. Аналоговый выход 1.2 блока 1 соединен с аналоговым входом 2.1 элемента 2. Выход 2.3 элемента 2 соединен с аналоговым входом

3.1 аналого-цифрового преобразователя 3.

Третий цифровой выход 1.3 блока I соелииен с входом 2.2 выбора режима работы элемента 2 и входом 4.2 запуска блока 4, а первый .1.4 и второй 1.5 выхолы соелиненн соответстве н но с и н фор ма ц ион н и м н ах ода м и 5.2, б.3 первого регистра 5 состояния. Выход 4.3 блока 4 соединен с первым входом 7.1 пер17О77О7 вого 7 элемента 2И. Информационный вы. ход 6.3 второго регистра 6 состояния соединен с вторым входоч 7.2 первого элемента

2И 7. Выход 7 3 первого элемента 2И 7 соединен с информационным входом 5.4 первого регистра 5 состояния. Информационные выходы 6.4, 6.5 второго регистра 6 состояния соединены ссютветственно с первыми входами 10.1, 1.1 второго 10 н третьего l I элементов 2И. И нформа ц нонны и выход 8.3 двоичного счетчика 8 соединен с информационным входом 9.2 цифрового компаратора 9, информационный вход 9.4 цифрового компаратора 9 соединен с ннформацнонным выходом 13.1 регистра 13 результата. Вы ход 9.5 цифрового компаратора 9 соединен с вторыми входами 10.2, 11.2 второго IO H третьего 11 элементов 2И. Выходы 10З. 11.3 второго 10 н третьего I! элементов 2И являются выходами устройства.

Группа выходов 12.4, 12.6, 12.7 управления считыванием демультнплексора 12 соединена соответственно с входами 8 5, 3.3, 5.5 считывания двоичного счетчика 8. аналого-цифрового преобразователя 3 н первого регистра 5 состояния. Выходы 12.5, l2.9 управлепня записью демультиплексора !2 соединены соответственно с входами

6.6, 8 2 записи второго регистра 6 состояния и двоичного счетчика 8. Вы од 12.8 управления записью дечультнплексора 12 соединен с входом 13.2 запнсн регистра 13 результата и входом 9.3 установки в рабочее положение цифрового компаратора 9 Выходы 3.4, 5 6 окончания c÷èòûâ3íffÿ аналогО-цифрового преобразователя 3, первого регистра 5 состояния н выход 8.6 окончания считывания-записи двоичного счетчика 8 соедин«::, ссютветственно с входачи 14.3, ) 4.2, 14.5 элемента 5И 14. Выходы 6.7, 13 3 окончания записи BTopofo I)f. «HcTI)3 6 co(:Toÿíèÿ и регистра 13 результата с<едп>ены соответственно с входачн 14.4, 4.1 элс мента 5И 14.

Информационный вход 6 2 второго регистра 6 состояния, ппФров<»1 выход 3.5 аналого-цифрового преобразователя 3, цнфрОвой выход 5.7 первого регистра 5 состояния, ннфорчациоппый выход 8.4 двоичного счетчика 8, инфорчацнопный вход 13.4 pei.H«)ра 13 результата соединены с двунаправленной шиной данных блока !5 Выход 14.6 элемента 5И !4 сое" Ifffeff с входом !5.5 окончанияя Опс p;) II>f ff внода- вы в > l3 блока 15.

Ипфорчационпь<й Вход 12 3 д чультпплексора !2 соединен с 1иппой 15.4, лреса бло. ка 15. Выход 15.2 управлеппя операцией ввода блока 15 со«zffffeff с вход >ч 12 I управления операцией ввода лечульт>п)л ксора 12 н входоч 3.2 запуск3 впал<>1<>-цифрово)о преобразователя 3. В1,<ход !5.,1 упранлеп операцней вывода 6>лока 15 с<к jlfп«п с входом 12.2 упраг<леппя с)п<.рацион вывода демультиплексора 12 Выход I:>. l устапонкн в исходное поло;+c Illff. б l<)>;I !5 с<>с ливен с входом 6.1 уста)юнкп и 1)схо.>пое пс>ложепие вгорого регистра 6 состояния и входом

9.1 установки в исходное иоложеппе ппфро. ного коч

Устройство работает следующим Образом.

Входпыч сигналачн устройства синхронизации являются фазное папряжепие питания статического преобразователя (l, н выходное напряжение датчика ча«тоты (!f, Последнее является последовательностью

1О импульсов, число которых %1 за период напряжения U+ является величиной постоянной, не зависящей от частоты напряжения

Ц4,. Интервал вреченн меж.fv двумя сосед. ними нчпульсачи датчика частоты всегда равен 2л/Т1 радиан. В этом случае измерение временных интервалов сводится к подсчету количества импульсов между двумя моментами времени. а определение со<>тветствующнх тригоночетрпческих функций производится по аргументу, выраженному в

20

Выделение неискаженпых участков напряжения U+ осуществляется бл,Оч 1. Выходное напряж«ние и< блок < I является . частью ноложптельной п oT!)IIil3T<.л1II<>H пол у ВО. I H и 3 и р я ж е и и я (.ф . л е ж 3 п1 и х B I,i I I I (О по р ного напряжснпя f. Ве.)пчппа и,,„выби55 ради а на х.

Выходными снгналачн устройства сннхроннзацHи являк)тся сиí>fðОпизнрук>щие импульсы 1„„. 1,„. фиксирукпцие моменты перехода через ноль неискаженного напряжения (,. При этс)м переходу т положительной пОлуволпы к отрицательной соответствуеT Сннхроппзнрующпй нч пульс 1,„ и переходу от отрицательной полуволны к положительной — синхроннзнрующии нм30 пульс cv. Импульсы 1,„, 1,„ôoð÷èðóþòñÿ на выходах 10.3, !! .3 второго 10 н третьего I l элементов 2И.

Работа устройства осуществляется двумя повторяющичп< я циклачи и 2 (фнг. 2).

Цнклы отличаются между собой только !)по

З5 должн) е;ьностьк), завися)ней сискажения на яжепия (В каждоч цикле в момент времени 1< фиксируется мгновен)ое значение и неискаженного напряжения L .

В дальпей чочепт 1, припичается за

40 начало координат, относительно которых неискаженное папряжеппе (/ф описывается выра женнеч с. ф= с>„,elf)! f >1+<1..I, где U, с), — соответственно амплнтудпое значение, угловая частота и начальная фаза неискаженного напряжения. Далее в моменты вре<

45 меня 11 н 11 Отсчнтывак)тся мгновс <ные значения и< н и> ненскаженносо напряжения (!4f, По н.звестныч cooxHofi>efff«p3cc Hтываются амилптудное значенпс Ьф — U и угол л — <(. Таким образоч. каждые полперпода осуществляется восстапов. "Ife неискаженного напряжения Сф и предсказание его перехода через ноль. В цикле I Осуществляется определение н фиксапня чомеита 1„, в цикле 2 — момента 1,„.

1707707 рается ра вной половине максичально возможHolо амплитудного значения напряжения (4,. В этом случае мгновенные значения и 2, отличные от нуля, принадлежат неискаженному напряжению + Изчерение мгновенного значения напряжения и> 2 осуществляется быстродействуюшич аналого-цифровым преобразователем (ALl,ll) 3. Снижение напряжения и до нуля может произойти в любой момент, в точ числе и во время процесса преобразования AUll 3. Элемент 2 выборки и хранения аналогового сигнала позволяет исключить возчожную ошибку преобразования.

Блок 4. формирует вреченную задержку, кратную числу импульсов датчика частоты.

Временная задержка необходима для отстройки от переходных процессов, связанных с окончанием процесса коммутации вентилей преобразователя и перехода элечента 2 из режима хранения к режиму выборки.

Диаграммы напряжений, представл. иные на фиг. 3, и блок-схеча алгоритма работы блока обработки данных иа фиг. 4 и 5 поясняют работу устройства синхронизации в цикле 1 более подробно.

Устройство синхронизации является частью системы управления преобразователеч и включается в работу вместе с ней К моменту включения На входе устройства присутствуют напряжения U+ и Г,. При подаче питания на выходе 15.1 блока 15 формируется сигнал установки в исходное положение.

Этим сигналом по входу 6 1 сб(.асываются в нулевое состояние ин1. гчационные выходы 6.3 — 6.5 регистра 6 v " вход) 9.1 устанавливается D-триггер коч, аратора 9, ичитируюший ситуацию %„,-=h, Блох 15 сгуществляет ввод данных с ре. истра 5 и выделяет значение сигналое 5.7 (1), 57 (2).

Сигналы 5.7 (1 1, 5.7 (2) (фиг. 2) используются блоком IS для определения момента появления напряжения и -. отличного от нуля, его соответствия по. ожительной и1и отрицательной полуволне (,. т. е. для определения номера канала хправления.

Операция ввода может произойти в любой момент вречени относигельно напряжения и g. На диаграмме фи; 2 эт зт момент обозначен t» в циклах 1, 2 Очевидно, гго сбор информации целесо"бразно начинать в момент t». В этnM случае для выполнения иеобходимйх операций блок 15 будет располагать максимально возчож ныч в(1еченем.

Наступление момента („огределиется программно. Для этого блок 15 инвертирует информацию, полученную при первач вводе, и, используя ее как чэсхх, определяет момент смены состояния сигналов 5.7 (1), 5.7 (2). После этого блок 15 зап чннает значение маски и огерацией вывода устанавливает логическую единицу Hd Bblcndp 6.3 регистра 6. Далее, повторяя операции ввода, блок 15 определяет. состояние сигнала 5.7 (О) ) а !1Ыходе регистра 5 После его >ста новки в г<ктоинне логической единицы блок

l5 осушествляет авод значения ип с ALlll 3,. операциями вывода устанавливает нулевое значение на выходах 8.3, 8.4 двоичного счет. чика 8 и сбрасывае в нулевое состояние сигнал на выходе 6.3 регистра 6.

Изменение мгновенного значения u .. на интервале в один-два периода U(незначительно. Отсчет второго значения и т целесообразно делать спустя некоторое время после QTcuåòa ио. В связи с этим после завершения операции первого отсчета блок 15 выполняет подпрограмму выдержки времени, вновь устанавливает логическую единицу на выходе 6.3 регистра 6 и приступает > опре15 деленик состояния сигнала 5.7 (О) иа выходе регистра 5. При установке последнего в состояние логической единицы выполняется второй отсчет мгновенного значения напряжения и =и и сответств)юшего ечу мо. мента времени (. Далее блок 15 сбрасывает

В нулевое состояние сигнал на выходе 6.3 регистра 6 и приступает к выполнению рас чета величины угла g Результат започинается, блок 15 вновь устанавливает логическую единицу на выходе 6.3 регистра 6. производит ввод и и !i и повторяет расчет..

Окончательное значение определяется как среднее арифметическое результов двух расчетов. Затем вычисляется значение h.. и выводится в регистр 13 результата. Операцией вывода сигналы на выходах 6.4, 6.5 регистра 6 устанавливаются в сгктояние, соответств) юшее 3Hачению маски, отражающей ночер канала управления. Iосле этого ос)шествляется безусловный переход к началу следуюшего цикла (момент (» на п аЗ5 грамме фиг 2). Формирование синхронизируюшего импульса происходит в момент ра веиства Ъ„,=Ф, без участия блока 15 на выходе 10.3 элемента 10 или 11.3 элечента 11 в зависимости от состояния их входов 10.1, 11.1

Дечультипдексор 12 и элемент 5И 14, формируют соответствуюшие сигналы управления при операциях ввода-вывода, осушествл H p ч ы h блоком 15.

Модуль 16 управления блока 15 может быть выполнен, в частности, на базе микропроцессора КР 580 ВМ80А, генератора тактовых сигналов КР 580 ГФ24 и системного контроллера КР 580 ВК28 микропроцессорного комплекта серии КР 580, Микросхемы

КР 580 ГФ24 и KP 580 ВК28 подключаются

50 к микропроцессору КР 580 ВМ80А в соответствии с требованиями соответствуюшей технической документации. Прн эгом выход 16.1 и вход 16.4 чодчля 16 подключаются соответственно к выводач l и 3 микросхечы КР 580 ГФ24, выходы 16.2. 16.3 модуля 16 подключаются соответственно к Rblanäàì 25, 27 микросхемы КР 580 ВК28, а

8-разрядная двунаправленная шина данных 16.5 — к выводам 13, 16, 11. 9. 5. 18. 20.

7 микросхемы КР 580 ВК28, !6-разрядная!

707707 шина 16.7 адреса подключаетгя к выводам

25 — 27, 29 — 35, I, 40 — 36 чнкросхечы КР

580 ВМ80А. В качс стас модуля !7 памяти данных и модуля !8 памяти команд могут быть применены ссютветственно микросхемы типа К 537 РУ9 и V, 573 РФ2.

По сравнению с известным устройством, содержащим активный или пассивный фильтр, выделяющий первую гармонику сетевого напряжения, используемую в дальнейшем в качестве синхронизирующего напряжения, предложенное устройство синхронизации обеспечивает генерацию синхронмпульсов в моменты перехода через нулевое значение неискаженного сетевого напряжения, а также определение его амплитудного значения на каждом полупериоде, что позволяет исключить компенсацию фазовой и амплитудной погрешностей, обусловленных применением фильтра, повысить точность и качество управления преобразователем, обеспечить полное использование источников питания.

Формцла изобретения

Устройство для синхронизации системы импульс.но-фазового управления статическим преобразов "I Iåëå÷ частоты, содержащее аналого-цифровой преобразователь, двоичный счетчик нч ульсов, блок обработки данных с двунан! ленныч входом шины данных, выходами управления операциями ввода и вывода данных, двунаправленный вход шины данных соединен цифровым выходоч аналого-цифрового преобразователя и информационныч выходом двоичного счетчика, выход ус pавлення операцией ввода сгсд. «и с вх ом запуска аналого-цифрового преобразователя, отличающееся тем, что, с целью повышен,я точности, введены блок вреченной задержки, тактовый вход которого является вхозоч устройства. элемент выборки и хранения аналогового сигкала. первый и второй регистры состояния, цифровой компаргтор, регистр результата, дечультиплексор, элечент 5И, первый, второй и третий элс менты 2И, выходы последни.х двух являются выходам и устройства, блок преобразован я входного сигнала, содержащий первый и рой одчополупериодные выпрями; ели, суччатор, пс рвый н второй компараторы, элемент 2И.г!И, источник опор ного напряжения и диод, катод которого подключеH к гналпговочх выходу блока преобразования входного с!!; нала, а анод соединен с выходоч сучматора, первый и второй входы сумчатора связаны соответственно с первычн входачи первого и второго компараторов и подключены соответственно к выходам первого и второго пд ополупериодных выпрямителей, третий вход суччатора связан с вторыми входамн первого н второго компараторов и выходом источника опорного напряжения, выходы первого н второго ком па раторов подкл ючен ы соответственно к второму и перяочу входам элемента 2ИЛИ и первому и второму цифровым выходач блока преобразования входного сигнала, 6 выход элемента 2ИЛИ подключен к треть му цифровому выходу блока преобразования входного сигнала, входы первого и второго однополупериодных выпрямителей связаны с аналоговым входом блока преобразования входного сигнала, который является аналоговым входом устройства, причем аналоговый выход блока преобразования входного, сигнала соединен с входом элемента выборки и хранения аналогового сигнала, выход которого соединен с аналоговым входом аналого-цифрового преобразования, тактовый вход блока временной задерж ки соедн - с входом стробирования первого регистра состояния и тактовым входом двоичного счетчика, третий цифровой выход слбка пре2п образования входного сигнала соединен с управляющим. входом элемента выборки н хранения аналогового сигнала н входом запуска блока временной задержки, первый и второй цифровые выходы блока преобразования входного сигнала — соответственно с первым н вторым информаинон ычн входами первого регистра состояния, вых, блока временной задержки соединен с первым входом первого элемента 2И, с вторым

exc.«! м которого соединен перв.,! ииформационный выхОд второго регистра состояния, выход первого элемента 2И соединен с третьим информационным входоч первого регистра состояния, второй и третий информационные выходы второго, регистра состояния соответственно с первычи входачн второго

Э5 и третьего элементов 2И, первый иифогчацнонный выход двоичного счетчика — с первым информационным входом цифрового компаратора, с вторым информационным входом которого соединен информационный

4п выход регистра резхльтата, выход цифр во-! о компаратора соединен с вторыми входачи второго и третьего элементов 2И, выходы управления считыванием демультиплексора соединены соответственно с входами счить вания двоичного счетчика, аналого-цифро45 вого преобразователя и первого регистра состояния, первый и второй выходы управления записью — с входачи записи второго регистра состояния и двоичного счетчика соответственно. третий выход управления записью — с входом записи регистра результата и входом установ H в рабочее положение цифрового компаратора, выходы окончания считывания аналого-цифрового преобразователяя. первого регистра состояния и выход окончания считывания.записи двоич 5 ного счетчика соединены соответственно с первым, вторым и третьим пходами элечента

5И. выходы окончания записи втс>рого регистра состояния и регистра результата соответственно с четвертыч и пятыч входачи

) 07707

1г

11 элемента 5И, инфорчационные входы второго регистра состояния, регистра результата, цифровые выходы первого регистра состояния соединены с двунаправленной .инной данных блока обработки данных, выход элемента ЬИ соединен с входом окончания операций ввода-вывода блока обработки данных, ннформационный вход демультиплексора соединен с шиной aëðeñà блока обработки данных, выход управления г>перацией

BB(>l;I Г> 1>»;I 1>г>работки данных — с входоч >>р;>11.1> цня операцией Ввода демъльтиплексг>ра, Вь>хг>л управления операцией вывода— с вхг»1г>ч управления операцией вывода демультиплексора, Выход установки в исходное положение — с входом установки в исходное положение второго регистра состояния и цифрового компаратора, при этом в блок об>работки данных введена програмча в со10 ответствин с блок-схемой алгоритма.

l 07707!

707701 фиг. 5

Ф г. 5!

707707

Составитечь К Седов

Редактор В. Данко Телред А Кравчук Корректор Л Пилипенко ! Закат Я7Я Тираж По.1писное

ВНИИПИ Государствсниг го комитета tlo изобретениям н открытиям при ГКНТ СССР !! ЗОЛ.>, Москва. Ж вЂ” 35, Раушская иаб.. л. 4/5

Проиэводствеино и1дзтепьслий комбинат кПатеитэ, г. Ужгород. ул, Гагарина, 10I