Устройство связи для высокоскоростной передачи дискретных сигналов

Устройство связи для высокоскоростной передачи дискретных сигналов

Иллюстрации

Показать все

Реферат

 

сГсз со E l . иу

СО!ЬГЛЛИС ИЧГ Е Kl iX

РЕСП Г,ЛИК (! ) Н 04 L 1/02

ГОСУДАРСтВЕННЫй КОМИТЕТ

ПЗ И305 ЕТЕНИЯМ И ОТ РЬ!ТИЯМ

ПРИ ГКНТ С ..СР г

4 l

ОПИСР,НИЕ ИЗОБРЕТЕНИЯ

К ABTDPCKOMY СВИДЕТЕЛЬСТВ

Глр„

L z (0 4

О 4 4 4 (л

„! ; 1) - 6 5!;60/ Г 22) 21.01.8Э (46) 23.01.9 Бюл г ь 3 (72} А П.К дрг; И.А..Питиримов и В.И.Безяев (53) 62 .39 .3(88.8, 56) Ш;.",ï оерский B.È.. Основы техники пе;.сдачи дис,ре1ных сообщений.— M.: Связь, 1973. 27, Авторское свидете; . тво СССР

М 1119186, кл, Ь 0 ;. ";/02. 1984. (54 УСТРОЙСТВО СВЯЗИ /т."Я ВЫСОКГКОРОСТ,- 4 ПЕРЕД4ЧИ ДИ -.:КРЕТНЬ1Р, "11ГРАЛОВ (=7) Изоб Гетснис относится к те нике передачи ин ор л ции от оно о игточника по арал;;ельным к-".H àì связи. Цель изобретения — псе ы ц а ние скорости пер едач1 и чфермации по каналам с низкой пропускной споcобн остью. Устройство связи для высо коскоростной передач", дискретных сигча„.,!Ы„„1707775 А1 лев содержит на передающей части блок 1 рекуррентной кодовой последовательности. блок 2 разделения информационного сигнала, выделитель 3 тактовой частоты и два злемента ИЛИ 4, Приемная часть содержит блоки 5 выделения тактовой частоты, блоки

6 синхронизации рекурренты. дешифраторы 7 фазирующей комбинации, блок 8 опреде;ения времени запаздывания, блоки коммутаторов 9. 10, блок 11 выравнивания времени запаздывания, блок 12 объединения и коммутации. Исходный дискретный сигнал на скорости передачи V бит/с. раздеr ÿåTñÿ посимвольно на два подканала со скоростью передачи V/2, которые разделяются > а два канала со скоростью Ч/4, и т.д. до тех пор, пока скорость передачи сообщения на станет приемлемой для передачи по каналу связи. На приемной части информация по мере поступления посимвольно обьедлняется. 7 з.п. ф-лы, 14 ил.

1707775

Изсбре<ени относ«1тс; к те.; <и-. переда <и инфоомации QT Одного .1 точни«.а по пopà,-.ель«<ым ка«а" 3«< свдзи

ЦЕЛ ЗС >Г.:тЕН»<Я вЂ” ПОВЫШЕНИЕ КОРОсти передачи информации по каналам с ниэкои пропускной способностью.

l-I; фиг. 1 изобрах;ена структурная схе»ла ycrpo,lства передачи дискре ных сигналоз по параллельным каналам; на фиг. 2— схема. блока разделения информационного сигнала; на фи . Э вЂ” то же, рекуррентной кодово!1 последовательности, на фиг, 4 — то хе, с! нхпонизац!1и рекурренты; на фиг. 5— то же, опредепения времени запаздывания;

На фиг, 6 — сле»ла блока ком»лутаторов, на ф»<г. 7 — то же. выравн!1ва»<ия вре»лени эагаздыз ни",; на фиг, 8 — схема разделит.,",я тактовых и»лпульсов, на фиг. 9 — схема генератора одиночнь<х импульсов; на фиг. 10— схема блока обьединения и коммутации; на ф Iã. 11 — временíыс диагрaë1мы раáorы блока разделения информации; на фиг. 12 — TQ же, бл ка объединения и коммутации; »<а фиг. 13 — тс .Ке, блока разделения тактовых и» пульсов; на фиг. 14 — то же, генератора

О Д И» .". Н:, Х 1", " и У Л Ь С О B

Уст ойс»вс состоит из передающей l1

»<рием»<ой части.

Г «pe„.,аЮ»цап аотЬ СОдЕрж»ИT бЛОК 1 Г

K I p „ .e» т»«0>. кодовой после c63TeëüHQñTè, 0< 2 ргзд- ле, - И»О,>ма ионно»с сигнала. выд литва -актов >«1 ас-,рты и д.=.а >-" ент-> Pj 1(> 1

i!; «е,«» а.-" «3cr содерх.»1т д а блока 5

:, r!e," Hl я та .тс

6-,-<:. 9 ." ° «, .: —...,»Ов, 610", зырав>«ив3 ия с, . - запазд! в->; !,;с 12

» . г -, ение и» О»лму1 ац,,и

Г Ок 1 с к;; peHTH Ой кг>„."г Q г Ос "едва- -: . с-. . ", «. 1) содерж .т ре>-истр 1-1 сд ига, э.- -»л н1 РАВНОЗНАЧНОСТЬ 1-2, эле лент НЕ 1-3, элеме»<<ь<И-НЕ 1-4 и 1-5, 3лeMeHT 1!Е <-6 тригге ы -7 и 1-8, эпе»лент

И-l-!E -9, 3ëе»л нт НЕ 1-10, дешифратор 11 1>,з <емент»,> l1-ÍÅ 1-12,1-13, и -14,зле лент

HE 1-15, деш» ", ра-.оры 1-16 и . 17, Tp! -rep

1-18 и пусковую кнопкч 1-19.

Блок 2 разделения (фиг, 3) содержит два

:„- е»лен а И 2-1 и 2-2, элемент HF 2-3. два три, ера 2-4 и 2-5 и дза элемента 2-6 и 2-7 за. ржки, !,»0«6 синхронизации рекурренты (фиг.

4) cn„eркит per

6-4 сдвига. тр!<ггер 6-5, эпе»ле»<т РАВНОЗНАЧНОСТЬ 6-5, счетчик 6-7, дев.ифратор

6-8, счетчик 6-9. дешифратор 6-10.

Блок 8 определения времени эапазды а""1я (фиг. 5) содержит триггеры 8-1 и 8-2 элемен И-НЕ 8-3, элемент И 8-4, элемент О 1А»ОЩЕЕ ИЛИ 8-5, элемент И 8-6, счетчик 8-7, элемент И 8-8.

Блоки 9 и 10 коммутаторов (фиг, 6) содеРжат элементы И-НЕ 10-1 и 10 2, три геры

10-3 и 10-4, элементы И-НЕ 10-5, 10-6 10 7

10-8 и 10-Э. - е ент НЕ 1010 элементы

0-, 10-12 и 10-13 „д„ем „

10-14, Блок 11 выравнивания времени запаэдь<вания (фиг. 7) содержит счетчик 11-1 адресов азписи, счетчик 11-2 адресов считывания, оперативное запоминающее устрой:тво (ОЗУ) 11-3, разделитель 11-4 а„ товых и» пульсов, три»гер 11-5, коммутато

11-6 адресов записи и считывания.

Разделитель 11-4 тактовых импульсов (фиг, 8) содержит два блока 11-4-1 и 11-4-2 формирователей импульсов, два генератора

11-4-3 и 11-4-4 о„-иночных импупь ов. енератор Одиночных импульсов (фиг, 9) содержит шесть логических элементов Иf" Е 11-4-3-1.;.11-4-3-6.

Блок 12 объединения и коммутации (фиг. 10) содержит два триггера 12-1 и 12-2, зле»ленты .1-!-

Суть I 3обретеHи!» заключается в том, TQ госл-. Q«-„-еделения врек ени eàïàçäûâà».ия Одн=;О канала и QT <;шению к другому исходнь и дискретный cv,нал на скорости передачи 1, бит/с разделяется на передаче с .Омощью блока разделения совместно с вы.",ел. тепем тактовой частоты и элементов

ИЛИ каждого канала посимвольно (на четные »1 не етнь. симьопы) на два подканала с0 скоро=т о передач<1 v>

Порядок обьединения каналов на приеме осуществляется в той же последовательности, что и разьединения на передающей стороне, но в обратном порядке, На приемнсй стороне объединение сигналов каждой пары каналов. имеющих различное время распространения, осуществляется в блоке 12 объединения и коммутации, Вначале информационные сигналы поступают р блоки 9 и 10 коммутаторов, с которых информация короткого канала через блок 11 выравнивания постугает в блок 13 объединения, а информаци170т775 о чые си нала длинного канала сразу поступют в б;ок объединения.

Таким образом, достигает:я возможность передачи высокоскоростных дискретн ых сигналов по коммутируемым низкоскоростным каналам связи и объединение этих сигналов в пункте приема.

Устройство может функционировать в режиме "Фаэирование или в режиме "Работа".

В режиме "Работа" исходный, псе:;, разованный в дискретный, сигнал исходящей станции со скоростью передачи v посупэет однс epåìåíHî в блок разделения 2 и выделитель 3 тактовой частоты. На выходе блока оаз еления 2 образуются две гасгедовательчости нечетная" и "четная", кгждэя из кстос-,:л передается на скорости",/2. Зт : псследова-ельиссти передак,тся по ксммутируемыл1 каналам, имеющие разные веги1инл. вгэм.-ни запаздыван:, Есмпенсац»я з" r сэд,.:вячия ос,ществляетс- в приемном ус г.сй"т;.е где каждый символ»нфсрмациOHHOI СИ На ie KODOTr,ОГО Кг аЛа ЗаДЕРжИвает À на врел1я peîíoå вел 1»не разности ра-.простра еч»я сигналов между коротким и дл11нчым каналами связи. "--о дает возм-. > HocT в прие IHQM устройстве производить ol чхроннсе псбитное объединен 1е ,ет:1ых",1 "нечетных" импуRbcoe. поступающ;;к г,о двум кгналам.

В .лючение устройства в режим "Фаз»рован»я" г рсизвсдится rlo с 1гн,,лу упсавля=-.щего комп. екса сксчечнги ст,н,;».1 lioC;Е ус1ан"..-,.-"ни-. ссед»че »я. Пр» этом осу(це--в, =е ся определен»е разно=ти загаздывамия и выравнивание злелт l чЕ кОи д »чы ксрсikorс качала. Опреде ° ение раз Iocr» запа1дыаани я произасд»тся с помощью короаых псс."e„-овательчсстей.

Ксдгвая псследсаательнссть ссс сящая из

511 бит поступает в четный канал. Аналогичная ксдсазя гсследсвательч- ".. I.o: 11ь„зя тол> vo »3 495 бит и мар" е" с» 1рупгы, образованной из 15 бит, передается в неетный канал В применсй части по мере поступления рекуррентных кодовых пс"ледовательностей осуществляется синкрoHизгцl1ÿ входны_#_ последсвателl:Hс=тей и фиксация их окончания. По окончанию код-;.ых комбинаций определяег"я величина запаздывания д"»ннсгс канала Ilo стноц1ению к короткому. Определенная таким образом разность запаздывания используется для регулирования величины компенсирующей задержки, которая ь лю 1ается в короткий канал.

KpoIIe того. фиксация окончания рекурренты. принятой по длинно;.1у каналу, служит cèãналсм для переключения работы передающего устройства в режим "Работа .

1О

I 10

35 л

tV

В процессе выравнивания рекуррентная кодовая последовательность нечетного канала формируется в блоке 1 (выход 1) и поступает на первый вход элемента ИЛИ 4.

На второй вход этого элемента после окончания режима фазирования поступят нечетные биты информационного сигнала.

Аналогично, на первый вход второго элемента ИЛИ 4 поступает рекуррентная кодовая последовательность четного канала (выход 2 блока 1), После окончния фазирсва-,, ния На второй вход этого элемента поступят чегные символы информационного сигнала.

Для формирования рекуррентнсй кодовой последовательности в регистре 1-1 блока 1 вводятся обратные связи. каждая из которы формируется 3ReMeHTQI 1-2 равнозна".Hoñòè или, что то же самое инвертйрующий сумматор по модулю два".

При нажатии кнопки "Пуск" 1-19 осуществляв я установка блока в исходное состояние, Триггер 1-7 через элементы 1-14 и 1-15 устанавливается в состсяние "0". а триггер -8 — в состояние "1".

Сигнал нулевого уровня с выхода триггера 1-7 закрывает элемент И 1-5. в результате чего на первый триггер регистра 1-1 поступит си на, нулевого управления, формируемый при нал»чии сигнала ед н.1.«oro уровня с rыхода И 1-5 и сигнала нулевого урсвня с выхода элемента НЕ 1-5. При этом сиг-нэл тактовой частоты 11 пгоизвод11т обнуление регистра 1-1, Когда триггеры регистра установятся в нулевое состояние. срабатывает дешифра;ср нуля 1-16 и триггер 1-7 переходит в е иничнсе состояние. На первый ехсд элема та

1-5 подается "1 . На в срсй ахсд э емечта

1-5 также поступает "1" от дешифратора 1-16 через элемечт И-Нс 1-4. Тзк 1м образом, на управляющие входы ITepeoro три. гера регистса:.. «1r а гсступает един,1чный уровень.

Гл1пульс тактовой частоты -ереводит первый триггер регистра в "1". Это соответствует первой кодовой комбинации (100000000).

Под действием тактовых импульсов с выделителя 3 эта "1 будет продвигаться по регистру.

Количество кодовых комбинаций в регистре 1-1 с логическими обратными связями будет равно (2" - 1), где и — число элементов регистра равно 9. Таким образом, 2 - 1 = 511

9 кодсвыл комбинаций.

Рекуррентные кодовые комбинации с выхода элемента 1-2 через элементы 1-9 и

1-10 на выход блока 1 и далее через элемент

ИЛИ 4 устройства поступают в четный канал связи, а через элементы 1-12 и 1-13 и второй

1707775 лемент ИЛИ 4 устройства — е нечетный" канал.

ПР>< дост><же><ии 511 кодовой ко<лгинации срабатыеае . д = -, < ppэтор 1-11, которы> возвращает в нулевoe сссTояние триcãåðül

1-7 и 1-8 и нулееыл< ypue>дают выходы блока (выход 1 и 2).

Таки>л образо>л, в процессе фae: poeàн><я одноереме>.><о пере.,ают=я две > одоеые пос .едовател»ости,рек; ррен1ы) е деа канала связи. Сигнал с <<н > рсного выхода триггера 1-8 (единичн .1,роеснь) обеспечивает разрешение пе>.еда <» в блокс 2 разделения.

На выходе 1 блока 1 в отличие от выхода

2 формируется 496 кодсвых комбинац,.й С появлением 496-й кодоео>1 комбинации на выходе деш><ф ратсра 1-17 формируется c«гнал 0, отооь,1 >,ерееодит триггер 1-18 в состояние "0" и на выходе элемента "И-НЕ"

;-13 формируется логическая "1", состоящая из 15 бит (маркерl После 511-й . омбинации (000000001) сигнал с еыходэ

r> è<<>ðe1oð» 1-11 вернет триггер 1-18 в е-,ин<<чное с "стоя

Эта рекуррентная кодовая последоаэтельнсс-.ь поступает в "нечетный" канал

СЕЯЭИ. ДЕЕ КОДОЭЫЕ >ПОСЛЕДОЕатЕЛЬНОСтИ ПСсту; э и l.эна. ь; сеяз « ".:-ем на и:;ел<«Ое т 1 ро< ь> О,„е приг>л><с у; тройгтеа уота> ЭЭ" Н>, >Ее 6ЛОКа СИ,:Kpo>«1. . 1,«1 Р. У .Г

Пг>,,1><, <1 ??,> r>1 и;:.-„-- ь-., ел ьн ог ", eg<, щЕСт . Льгтсэ СИН„О "Ь>к "ОСЛЕЛОЕЭтЕЛ»ОСтвй

q<,1х . - < 1< l l Ll - OO- "" "p- - .,;,1 в од>< > Оследс.= эте.ь нос;eй бут v2 ни<;:- .<х- ча,-., е r-„"овых

<1><Э>,,1; <51; 1 >+ ИКГ .гуЮтоя -, дЕл><с <-.,л °; —., э < 7 Q. зи л>,>це>1,,л 6.«;ации.

3 6 к э р . ж е н < < 1 << .". и > у ю ц е и к с л и н 2 ц и < =11::.гд еэя кол ..,,, - "-, 2 -.ы :.;:с,"-.."v, ; .. сэ Орс 7 о.--<:lo а„алг пояеля т" я иг»а.-.

С, который поступает нд Одич из входое блока 8 определе <ия времени заг аздь.ваí> r,1 Опрок<<дыеа т триггеры 8-1 l ли 8-2, в реэул,та-е е, о на выхсде зле<.<ента 8-5 фсрм:

ле><та 8-5единич» .<й >pol;el ь пс.-y<;aiT на -„ереый вход

".ле< сн 8-6.<-<2 E iopo>< яход дз е лэ><та 8-6

ПОС1у.-аЮт тахтОЕЫЕ ИМП >яЬСЫ Коротхого Канала (fear>;} еыхэ;э ко мутатора 10, Тактовые импульсы короткого канала (антк" фо;.м«ру>отся l,o вь оде .лс> а 10 комМУт; .<РОЕ гОСЛЕ ПОЯВ1ЕНИЯ ИМПУЛЬСа Íà ВЫxor, re<>»

Опре:;елите ь 8 времени запаздывания выключается с><.: ал::>л г вь>хсд;. д ш>;фра5

<О 0

Я0

55 торг 7 фазиру>ощей комбинации длинного канала, которь и ПОСтупавт на Второй

lep B-2. Ha eb or.e e eHT 8-5 по в

"0" ypоеень, Величина времени запаздывания измеряется числом информационных

Разрядое. Регитрируемых счетчиком 8-7 в<1де двоичного числа.

Таким образом, величина времени запаздывания формируется в счетчике 8-7. содержимое которого поразрядно поступает е блок 11 выраенивания времени запаздывания по сигналу с дешифратора 7 фазирующей комбинации длинногo канала. который формируется с помощью элементов 8-3 и

8-4. К моменту поступленг,я сигнала с выхода дешифратора 7 длинного канала триггеры 8-1 и 8-2 переходят в состояние "1", и сигнал с дешифратора 7 фаз>1рующей комбинации длинного канала поступает на выход блока 8.

С выхода блока 8 этот сигнал в качестве управляющего пост упает в блок 11 выравни- вания ерел<ени запаздые-"-;ния, 10 нее на управля ощий вход счетчика 11-1 и на сброс счетчика 11-2, Процесс с",Hõðoíèçàöèè ходных последоегтельно=-.ей осуществляется следуюц.;им Обра.-.ом

Структура посрсен я блоков синхрони=.<ции per pope!< > а -.Риеме -Очно такая же к: ", на перед-". е. егистр сдвига с логиее>,Ои с",гатн. и сгяз> -< со тоит из двух ча-г-e>< perl; -o 6-, coäåðæàùåão три

=-= -<ен-,:: 1 > е ><с-р 6-2, ccäå жащего шест элементов

РЕ ypp "H-ная кОдОВая ПОСЛЕдОВатЕЛЬ-.сть из кана а сеяз;" поступает на дополниельнь:.!ре:-истр Я=4 сдвига Регистр 6-4 так же, кгх .. р=-гистр б-; содеожит три элемента.

Так.<м образом, вначал е работе участе. >о- ре;истры 6-2 и 6-4, Сигнал разрешения

H послсдний элемент >"-й разряд) регистра - по„-,óo,;>eò от триг-ера 6-5, который находи-ся е нуле",Ок< согтоянии.

B тоже время запрет с единичного выхода триггера 6-5 подается на последний элемент регистра 6-1, который вначале не у .аствует в работе. Регистры сдвига выполнены на триггерах с упрэвляющими входам,1 (например, микросхема, 133 ТВ1 с логикой на входе), Таким образом, в качестве контрольного (местного) генератора используется регистр 6-1 и 6-2 с логическими обратными связями, выполненными на элементе 6-3, вь<ход которого сравнивается на элементе б-б с входной рекуррентной кодовой последовательностью.

Входная рекуррента поступает из канала связи на регистр 6-4 и далее на регистр . /07 75

Г, 10

20,!фиг. 2) 6-2. Регистр 6-2 с лот чески».и сбратными связями и элементом 6-3 Mâlÿåòñÿ общим как для контрольно, о генесатгра, так и для входной ре уррен-.ы. Поскольку структура блока рекуррентной кодовой последовательности как на передаче, ТаК и приеме, одинакова, то в п„-оцессе продвижения импульсной последовательности по ðe.истру сдвига наступает момент, когда символы на выходе элемента 6-3 и на зыходе линии связи совпадают, VIX сравнение происход.;1 на элементе 6-6.

При совпадении определенного ïñïà импульсов на двоичном счетчике 6-". срабатывает десятичны . дешифратор 6-8, Тр ггер 6-5 переходит в состояние "1", п дается сигна разрешения на третий триггер "e.-и.тра 6-1 и за .рет на третий триггер ре. истра

6-4, в результате:его блок синхронизации рекурренты отключается о1 линии связи, Процесс фззироеания з;кан иаае-ся. Даль> ейшее форе,vоovзi 1 е кодов,х пс-.,ледовательнпстей осу. ствляетсч на ре».от ах

6-, 6-? и элементе 6-3.

При появлении 511 кодозой к.мбинации выходы регистров 6-.1 и 6-2 поступают на дешифратор ".

Аналогичным обре ом процесс фа-,. роаани: осуц ествлястся по дру ому каналу связи.

Для опреде" . ÿ нечет"ого канала, где присутствуют 5 д,1: ц. на 1ная с 496 Ко . оесй комбинац . с,,+:ит сче;ч. к 6-9 с д.-шифратопом 6-10.

На счев-:ный еход счетч;1ка 6-9 поступают так.оаые импульсы ча таты тт с выд 1те,3.

По мере поступления кодовых кол.бинаl>1l1 на вход счетчика 6-9 их нyfleBtle биты будут обну,- ять счетчик 6-9. Б момен-. времени, когде wa еход R счетч Ка 6-9 гоступ 1т логическая едини .э, со«-,вящая из 15 пег.одов (маркер), сче -ик =ос итает 15 т-актоеых импульсов. На выхг 1е дешифратора

6-10 (ДШ 15) будет сформирован .мпульс, фиксирующий наличие нечетного канала, Работа блока 1 рекуррентной кодовой . последовательности и блока 2 разделения управляется с помощью выделителя 3 тактовой частоты. До передачи исходной инфорл.ации выделитель 3 работает как зада ощий генератор. В пооцессе сеанса связи выделитель 3 осуществляет выделение тактовой часТоТН из импульсной последовательности исходного дискретного сообщения, Работа блоков 6 синхронизации рекуррент íà пр 1еме осуществляется с помощью блоков 5 выделения тактовой частоты.

Блок 9 служит для кол,мутации информационного сигнала короткого и длинного ñ с

l f.

„>u

55 канала в режиме сеанса се э Е ок 10 служит для коммутации тактовых ч;. тот короткого и длинного канала.

Сигнал с вы.ода блока дешифратора 7 фазирующей кол1бинации ко рот ко-о канала поступает в два блока 9 и 1О коммутаторое устанавливает эти блоки в необхсдимое состояние и осуществляет подключение информации коро кого канала к блоку 11 выравнивания времени запаздыеания, а длинного канала — к блоку 12 объединения.

С помощью блока 10 осуществляется подкл очение тактовой частоты короткого канала (f«) к блокам 8 и 11. а тактовой ч;с: оты длинного канала (f-дк) — к блокам 11 и 12.

На этом определение интервала выравнивания и установка блоков 9 и 10 ломмута-срсе заканчивается. П иемная часть устройства ro-,îâà к приему т1нформационнагс сигнала.

Работа бока 2 разделения llнформационного сигнала заключае-ся е следующем

Информационный сит; ал поступае- va в од блока 2 разде" ения на первые входы элементов И 2-1 и 2-2 (фиг. 2 и 11, а) на втсрые влоды этих элементов поступает тактовая частота fT/2 с выделителя тактовой частоты. На элемент 2-1 (фиг 11, 6j поступает прямая последовательное-ь, а на элемент

И 2-2 — инвсрсная (",:иг 11, е1 Разрс иение начала работы блока 2 по"ту-ает с блоков 1 и 8 (с триггера 1-8 и с элементое 9-8). На

"-ыходе з1их элемен,ое И 2-1 и 2-2 происхо;.ит посимвольное разде ние исходно о с.,гнг.-а на нечетные v четные биты (фиг, 11. . и д). Быходы элементов И 2-1, 2-2 подключены к управля с,цим входам D-триггеров

2-4, 2-5

На счетнь е входы триггеров сзответсте=нно пост тпают задержанная прямая последовательность тактовой частоты fT/2 (фиг. 11. 6) через эгемент 2-6 задержки и инверсная последователность той же тактсесй час-оты через элемент 2-7 задержки (фиг. 11, в). На выходе триггеров 2-4 и 2-5 форм руется удлинение каждого символа

;о д;ительности в два раза (фиг. 11, е и ж).

Таким образом, осуществляется посимвольное разделение информационного сигнала с последующим формированием импульсов по длительности и передача полученных сигналов через элементы ИЛИ 4 в два канала связи (фиг. 1), На приемной стороне (фиг, 1) информаца1онный сигнал короткого канала через блок 9 коммутаторов поступает в оперативное запоминающее устройство 11-3 (фиг. 7) блока 11 выравнивания времени запаэдыва1707775

55 ниЯ, Информац110нный сиГttari Дпин)10ГО I, aíaëà поступает it:. посредстг .Нно 1ерс.з ко л лутатор 9 э схе1лу 12 обьедине .1Я (",иг. 1), Задача блока выравн1 вання времени запаздывания эакл очается ь тс чтобы каждый символ и формационнÎГО сигнала короткого канага был задержан на время. равное величине раэнс TI1 распространения сигналов по двум каналам связи. Эта задача выполняeтrся с пoMOIöüþ Оперативного запоминающего устройства, а время разности распространения сигналоэ вычисляется в блоке 8 определения времен;1 запаздывания и как начальное значение адреса записи вводит-я параллельным кодом r о сигналу управления с блока 8 в счетчик 11-1 адреса записи.

Обозначим itачальное значение a, ;ppcà записи через К. При этом на aльное значеи. е адреса считывания оавно О. Оно устанаэгивается - .ì же сиг«алс.м управления

6r îêà 8 путе:л об,уления с«етч,ка 11-2. Затем с постуглен" ем каждого сил1ьл1а КороТкОГG канала зна ния адресов =-эп; .:ll будет принимать эн - ния К 1, К + 2. К + 3„„К + и т,д. Значения -..:pecos счить:вания при этом б,дут принимать значения 1, 2, 3, 4,...

К, л 1 1, К + 2, К, + 3..., и т Д, По адресу

-итыьани., равно, о эна .ению К из 03 113 г удет считан первый си>. эол инфор -1ацион,lL гс сигнагэ к : ОтклГО Kã; ала. К этол о, с,-1 Н". ПЯЭ!. Я Г, .„.1 ..ABC!t, 0 а

Ц 0> otо С11ГНЬПа Д И:.1НО(» Ка«ала,,c аДре > читыван.1<1 " - 1 будет счи1а-, второй

С., ЭСЛ И T.Ä, г ежим r; е„,а» ° "н ф ь,иi: н . —:. ° д ся,осле у Taноэ- Рt» !a эел »I I еp:i v

t-o=, трзйсте .. с "и с= - .= .: к нцах

Л ниИ C343v Г O Гe OKOнчаt -; 1..-.;;I .Э фаэироцания, ьо opое фsèкcvг,ет ° си(на,,Ом уГ раьпениЯ с б Ох E cо си:н- ..-,1, кс

СОИ KOMOllttaL, 1 .1 ДЛИН 10ГО t —,: а",,";, ч,"Г4 1Нается режим передачи .1i: Ормаци, Сигнал упс„вления rtoct,пает иэ бл ка

8 (с элемента!1 8-8) на у: Раь",Яющий вход блока 2 раздел ния. Блок раэделени= тактоеь х час «-.- спуск 1т для разнесения эа э,-. «мени тактовь;х последовательностей в crt a,l их совпадения. Для этой цели используется более высокая ч "тота импульс,ой посгедовательности (nf.).

Разделитель 11-4 тактовых импульсоэ, блок-схема котср -О -рс,ctaenetta на (фиг.

8) ccдержит дэа:1 Орм.1роьателя 11-1-1 и 114-2 v,÷ïóëüñoâ и Дэа ret epaTopa 11-1-3 и

11-4-4 одино ных импульcna, Формирователь 11-4-1импульсоэ ссуществляет фсомирование коро1ких импульсов (фиг, 13. 6) по пергднему фронту

5 :О

40 acToTt4 nfT (фиг, 13, a), a фор и ватель 11-4-2 импyëücott осуLL!FcTBRAeT фор 1l" Рсва 01е KoocTKllx lltlпУ" ьсов (фиг по заднему фРонту вь.сохой частоты п1т (фиг. 13, а). В качестве высокой частоты п т может быть использована импульсная последовательность генеоатора в выделителе

3 частота этой импул .сной пог едоэательности во много раэ выше тактовой частоты (птт.» fT) таким образом. на входы двух генераторов 11-4-3 и 11-4-4 одиночнь:х импульсов поступают две импульсные последовательности BbtcoKOA частоты (короткие и пульсы). сдвинутые относительно друг друга на величину длительности импульса высокой частоты (фиг. 13, б и a).

На вторые входы генераторов одино«ных импульсов пзступают управляю1цие имПуп ЬСЫ так тОВЬ > Ча:тОт ДЭУЛ КаНаЛСВ 1тКК И тДК (фиг. 8, г ll Д). На выходе генераторов 11-4-3 и

11-1-4 ф Омируется каждый первый импульс вь сок01 частоты (фиг. 13, е и ж) О появлению

lit;r,ульс э тах-,оэ" и частоть, Г. 13. г и д) на вторых входах схемы 11-4-3 и 11-4-4.

На фиг. 9 представлена схема генератора „и«оплыл i мп.; ьсоэ, "абота г нератора cÄ- но«ных ...1пульсэв 1л;юстрируется

ap ..-Иной ди pa. . м и (ф . 11). Где сче -.е„:10.", ь пс„-еллt04årèé з Ieh ентов схемы

ocyzecTs.".яе.ся в Оменты ре, -r tl. t„ "t

t-„- и е у» аза:. с-.--.л ° а" l;. И п;пьсная пгс "е„- ьa-,е.. .:сть tI,„,Г - а) соответствует i Рс-к к; и. -у,",ьсам r -,(фиг. 3, били 13, в v. .Iïórtscía я псс".prtltaa-,paLt ocть (+ иг.

1- б ссотэ-..;, -.: у т сигнага. -актовой частот -,,1., 13, — ли 13, д1 КaK видно иэ т О Е Н 0 1 Д а, P . - .: . ч;". Г:: . Е Д Е; P H P P a O

poLI 114 3 и 114 4 фз,".лп1»уеrc голный первь, импул с и""пуг.сной пОследоэатель;Ости I, и 1-" -... Пп по:в.е- .; и ..ПульСа -, Ктово, Ч З,-» От., Адреса записи ll c-I. Tblaattl 4 -"сез коммутatop 11-б aдpecos записи и считывания пос-упают в ОЗУ 11-3

Комм;та,ором 1,-б управп;ет триггер

11-5, к -о ый под действием импульсов такToEIs х частот кос откого и длинного каналов попеременно переключает я из режима записи в режим считывания. Сигналы управлени. с прямого и инверсного выходов триггера 11-5 осуществляют попеременное подключение разрядов записи и считывания на адресные сходы ОЗУ 11-3 через логические элементы 2 — 2И-ИЛИ-НЕ (на которых построен комму-,атор 11-6).

Для правильного объединения каналов необходимо определить какой канал четный, какой нечетный. aK было описано выше, в блоке разделения осуществляется

1 5

f4 разделение информациснногс си. нала на нече гные и íà четные символы. Для зтîÃO» а передаче в одну из рек;рре»тных кодовых последовательностей включают маркер (r осле 496 кодовой комбинации включают 15 единиц). На приемной стороне в блоках 6 синхронизации рекуррент (фиг, 4) фиксируют наличие 15-и единиц с помощью счетчи«а

6-9 и дешифратора 6-10. Определение четного и нечетного каналов как на передаче. так и на приеме необходим. для правильного Объединения символов в блоке 12 oF единения и коммутации.

Н-> прие>лной стороне нечет: ая псс" здояательность символов информ- циочнсгс сигнала може1 .">оступить как по коро. кому, так и по дч»>ннол.у «В> алу. Сигнал = выхода деи иф"Blopa 6-10, определяющий наг. i симвпчсь нечетного канаha. псступает в б-ок,2 о;. ålèíek;.я и ксммутаоии. На 5чход" сиггера .2- > пепе;-сдя- efo B согтп .Ние i (B слу>а.. псступле;.и мар>еса в первы,. «анал) и сбеспе .ивает разсеш.-k»1, для зле>лента Ih-> E 12-3. В слу ае пссчу, ле ния маркера rio в орому каналу пес>упет азрешe..ис на элемент И-Н= 12-4 при опрокидывании триггера 12-2. Нэ вторые Входы элем. нтов 12-J и 12-4 по=ту ас1 тал свая часloTB дл»;нного канала f л>,фиг. 12, Bl

ИНВЕРСНая ПОСЛЕДЗОатЕ,.ЬНССтЬ таКтСВС»:

4..стоты fl,чк (фиг,, r) через элемент НЕ

12-5 посту.",BeT HB з:.-.. менты Vl-НЕ i -6 . Ин.! Ор»лаи»"R ., Отк."Гс кан -а гоступает на треть», гходы злеме тсв -К= 12-3 и,2-с (фи. 12. B}.

В сл„4Be, . Ог а Bepxk«»: 1с»1ггер 12-; (фиг. 10) находи-,"я в состсян .;. . инфср мация кс-»откого канала пос1>пает на элеМвнтЫ И-HE 12-3»f 12-6. Так OBBR ЧаСтОта длинно канала тдк(ф» .Г. 12, в, и„-; пос-уп".ЕНИИ На Эт»". ЭЛЕМЕНТЫ ОC>.ДЕС;ГЛЯЕ7 Стсо б« сварлив вход«:й ин»т срмг ц °,, иг.,, д)

И сфор»лация ph»1HHofn канала гoc-, >1eeò н-., элементы И-НЕ 12-4 и 1"- (ф»-г. 12 áf. Нижний триггер 12-2 (фи-. 10) аходится е состоянии "0" и обеспечивае- разрешение для элемента И-НЕ 12-1. Инверснс е значение тактовой последовательности (флг. 12, г) осуществляет стробировани информации длинного канала на элел енте И-НЕ 12-7.

Информация с выхода элемента И-НЕ

12-3 л с гыхода эле.лента 12-7 г сступаот на элемент И-НЕ 12-8, где осуществляется их суммирование и далес через элемент ИЛИ

12-10 поступает на выход.

В случае, когда триггер 12-2 находится в состоянии "1", случай поступления маркера во второй канал, в работе участвуют другие три элемента 12-6, 12-4 и 12-9.

Ке», лутатср» 9 и 10 построены сд,.на«ово и работают =,чедующи«образом.

Рассмотрим случай, ко»да с дешифратсрВ 7 фазирующей комгаина>.ии кср .ткт» с ла5 нала нулевой сигнал поступает > а з1емент

»1-НЕ 10-1. С выхода этого элемента сигнал поступает на вход зле>лента И-НЕ 10-2 нэ друГОй Вкод Которого ПОСтуоаЕт hor»fke,.:лая единица с инвергногс вы.ода три» тера 10-3, 1С находящегося в состоянии "0". O-риц;-.eh>,ный перепад с выхода элемента 10-2 перевод» т триггер 10-4 в состояние "1". Прямой выхс триггера обеспечивает разрешение для,":лементов И-НЕ 10-5 и !С-б, а инверс .5 ый выход o",уществит запрет HB элемент ,",-Hf=. 10-7 В это: случае триггер 10-3 остае; .я = состоянии "0" и е о ilpR л . -выход осуществляет за1рет элементов И-HE 10-8 и

10-9 .0 Гакил образом, инфор.лация ксроткото ланала через Bhементы 10-1. !0-2. 10-10, 1О51.,0 i! пост>",ит на выход корот> с-о кана. .Нформация дл> ноге кэнала через зле»ленты 10-12, 10-6 и - 3 пссту1ит на

25 ьыход дл ннОГО кандГBü.

В счучае, i,or„.а c«rkah с деш«ф ратора 7 фазирующей ком51".нац«и короткого канала поступит на эге лент ИЛИ 10-12, произойдет спрскидыаан«е триггера 10-3 в состояние

3". " чсрез элементы 10-12 и 10-7, v, » Hf opMBi,. R KOOCr>.ÎrO;BHàhB чЕрЕЗ B-Емвkl 10-т2.

1ь-7, 10- 4. 0-8» 10-1! пс ryn« а выход

> cp oTKuro > ан ла, а разре >тон«е ol триггера .0-" ГOCl уп».-. HB ЭльмЕнт 11-НЕ 10-9 для со сж,".е"",; 1 н», о,мац«и д» инно о каната:;» образо»;, еведен»»е B устройство сe з«koe>, х б "с оВ nîзвоhR т пс с1авнеH«þ с известнь.м обеспе «ть повышение прспуск40 >-с> способности з; с ет гсследоват -. ой и редачи ewcc;oсксссст» ОГО потока инфосл;а .«ОЧНЫХ С«.feо," .-. 10 НИЗКОСКСРССтНЫМ ка- =- "-»л связи.

Формула изобретения

45 1. Устройство связи для высокоскоростной передачи дискретных сигналов. содер-. жащее элемент ИЛИ в передающей части и грисмную часть, BK" ючающую два дешифратора фазирующей комбинации, выходы

50 которых соединены с входами блока определения времени запаздывания, первый и

ыторой выходы которого соединены с первым и вторым входами блока выравнивания времени запаздывания, о т л и ч а ю щ е е55 с я тем, что, с целью повышения скорости передачи информации по каналам с низкой пропускной способностью, в передающую часть введены блок рекуррентной кодовой последовательности, второй элемент ИЛИ, выдел«тель тактовой частоты, блок раэделе5

20 ния информац«1с н нога cihf HBI э первый вход которого соединен с Вх- äof« делителя тэктавОЙ час1аты и является инфармэциОННЫМ GXOÄOÌ УС1РайстВа. ЯЫХОД выделителя та .товой частоты саед,1нен с первым входам блока рекуррентной кодовой пасйедoBBTp;.ьнасти,;. BTopn!1 выход саед«нен с BTñрым Bка,GM блок;. рэз,",елен 1я

«нформэцианнага с1гнэл.-:. д. э вь ода KoTopoI соединены с первыми входами элементов ИЛИ, втсрые входы r оторык соединены с соответствующим. Bbfxc aM«1 блока рекуррентной кодовой паследсватЕЛЬНаСтИ, тРЕ; Ий ВЫХОД КатОРага СОЕДИНЕН с третьим эх эдом Слака разделе ия, выходы элементов ИЛИ Я BB э ся канальнь,ми выхоДЭМИ УС, РайатВЭ, B::. CiPИ»зл1нУ О Ч:- Стл ЕЬЕДЕны двэ бло еыде.".ен«я тэктэвой частоты, два бгскэ с«нхрсн«зац«i рекурренты, два блока коммутаторов, блок обьед«нения и комл1утац«и, первь:«и второй входы первого блока камл1.татар лв саед 1HBHbi с абьединенHLIM«ПЕРВЬЧЛЛ L. ХОД3,1«СОатВЕтству Ощ«х б IOKQB в«де, IBI «SI тс! кт Оьс и 4dcT07bl и 5floKOB си 1хронизэци, рекурреHTbl «явля этся соответст:. енна первым и вторым канальными входам.1устрайствэ, первый il BTc pov ьхады стара, г«. Ок <оммутатаров сае„"инены с ьых дэм«бл IK3l ьыдсген«-, T="KTcвэй .э:.; От 4 и . Topûìi B«сдэл1« б э ОB 1H> пони

ЗЭ П; ОЕ .«".РЕ; . CЭОтв.1Ствв а гв;вагс

;. ьтсpo- .э1:i;;»,. .:ь -.:: .,-.-: Г .- -. синхрон эац 1« -.. ургг н-ь;.с.-„". ень с

BхОдэ».:«c: òB» -те,;,, - . . —, -Opoe

B»»OPbi -.ЕД.1нсн, С Г"; ..: . -- -,, л В.: „Эм«1 блаха абьсд.1;.-: .;я « .с. 1 т»- -.„.эры

Един»ны COi, i. =. " эг :н" т, . . мi 1 ч тQcpTbIh «Б>.ад ." !1 и =,. Bo; «ь . а " .. ко в

».ОЛтyTBTO;,OB, IIOС-,«й ВЬ. Д I,C, СГРЕДЕЛЕН».Я СРЗМЕ «; -ЭГ13ЗДЫг-. -.Н«Я СС;. ЧВ;, С

ЧСт;ЕOTb.M В» .;. бэа а „Э:дЕ:Егн";. Пврвый и второй выходы первого б:",с«э эл1мутатара СОЕд«нЕны СаатвЕтСтвснно С третьими входBI*. 1б".—.IB вырэвн аэн«я вреMeH«запэз:ван .; и блс;э абьединен«я и ломмутац 1и, че ьертый B..ад ко opofа саед,нсн с г::х.д...акэ ьырээнивзн 1я времени запаздывания, четвертый ьхад которого соедин,. с IBI Tавым ьхадом блокол1 определс«1 1 гpBMFHи зап,!3b:ванная « пе(дым выходом второго б",ака ксммутаторое, торой выход которсго coe„«HOB с пятым" вкодал1и блока обьедин ния и комл1>тации и б ака вырггнивэ ия времени запаздывания, шестой вхс д которого соединен с вторым выходом BTopofo блэка выделения тактовой чэс.эты. а выхэд блока

25 !

Г 5

i1 0

55 сбьедине»ия и ком .1утации Apë pòcfl выходам устройств:i

2 Уст рсиг;во по и, 1, о т л и ч э ю щ е ес я тем. чта блок разделения информационного сигнала сод ржит два триггера, два элемента И, два элемента задержки и элемент НЕ, вксд которого гадключен к перваМу Bxcak первого элемента И, че .з первый эл л1ент зэдерж.и — к тактовoM зходу первсго триггера v. является вторым входом блока, а вь ход подключен к первому еходу т-араго элемента И и через второй элемент заде рж к«1 — к та кто в о му входу три г ге ра, вторыее входы элементов И являются четвертым входом г: окэ, выходы элементов И падк".ючены к D-вхсдам соответствуюс их триггеров, прямые выходы катагь х Per.Bþòñÿ выходам;1 блока, а третьи и четве ть.е входы элел1ентов И с"ьединены «являются соответственна трвть 1л и первым входами блока. 3 Устройство ":а п, 1, а т и и ч а ю щ е ес те i, чта блэк рекуррентнай кэлавай паСЛЕДОЕЭтЕЛbH "Ст«СОДЕРжйт ШЕСТЬ ЭЛЕМЕНТоВ И-НЕ, ре "истр сдвига элемент

РАВНОЗНАЧНОСТЬ, три триггера, три деш«фрэ1орэ. еть,ре элеме та НЕ, гричем Я-,ход перво с: тгиггера через пусковую

KНЭГ«y CаЕЭ«Е - О u:««ай no -.ЯН 1ОГО Патенц:»а"..=. R-ьхсд coBri!1> еН с вы."дам пер:-ЭГО ДЕЦ..«";. т-PB .«-., -ЕХОД:л ВтОРЭГО д K .;. раг-. lс Kp o-ipH Y вы

Х ... 3;а„а- д,.Ифратара, B р,,--bl Зкадав ееPx дPdl, рэтаров обьед .-ень и псдклю;, пп= вы, »дов регистрг с; га. первый ь д Ко нэ с Яв .Я "Я Bxo1ÎM бл:хB.

;. эру "иг:d B<;äý саедине» чы со(-, BBTcTBBH

«О с ь:.".эл1«пасl.Bдэвате,".ьно с:единеkны ле;.,,-,х элементов И-НЕ i t" E, а два

Bbixoa per«c1pà сдвига подключены к сооТьетс, в« ". им ехадэм эле ентэ РАБН0"".Í-,HCñ . t,. вь »од катар;г; - е-31чен с в.с,"„:м втарсга элемента НЕ и ". "BpBbIMi вксдами второго и третьего элементов ИНЕ. вторые и третьи входы которых попарно обьединены и подключены соответственно выхода:.1 П- рВО;О и тРетьега иггЕРав, а вь ..Од третьего триггера соединен с входом перoог, 33eMcнта И-НЕ, другой вход которога и дкгIO,oH к вьходу четвертого элемента

И-НЕ, вход которого соединен с выхадсм

; -, срого элемента НЕ, а другой вход подключен к выходу третьего дешифратора и к Sвходу третьего триггера, R-вход которого через третий элемент НЕ соединен с выхо„"oì пятого элемента И-НЕ, входы которого подключсны соответственно к S- u R-входа л первого триггера, причсм выход шестого элемента И-НЕ является первым выходом блока, а входы шестого элемента И-НЕ под1т

»ЛК PHÜ COQ)BBTCTBPHHQ К В» лс.аМ;-..тЬ о элеме <та И-НЕ «BTQpol c Tp, Гер.=. Bûõoä

ВтСрОГО ЭЭЕМЕНта И-НЕ чР;. Э С ьв . Ый элемент НЕ с "единен с В10! ым ыхсд: M

ЛОКа, а ИНВЕРСНЫЙ ВЫХОД QePBOrC -,P«rrePa являе ся третьим выходом блока.

4 Устройство по п. 1, о т л и ч а ю щ е ес я те»л, что блок с)<нхрониэац «1 „-е>,р)Г)енты

ГпдЕркит три per«CTpa Сдвига,;-.BP>< . . 1"КЛ) еО) АС ЩЕ Е ИЛИ элел1 H Р 10ЗНАЧНОСТЬ, Tpvfrep, два peøèôе азopa и два счет «ка, г)ервый вход элeMBH)a RuF)НОЗНАЧНОСТЬ соединен Вкодокл первого регистра ".дяига и выходом апеМеНТР ИС», ЛК )АЮ)!;,": L"ЛИ, вто".ои Вле Г< соед.<> Рн с

ВК Эдor Е)то>)C>ro per>1СТрз Cpa>1га. > -B >О.;Gr<

:«OBQÃfi Г. Ie, <И",а И ЯВ>" ЯЕтЕ.Я l ЕР>ВЬ,1 B - )ДО»Л

f- )OKa à ВЬ ХОд СОедИНЕН С ПЕр» >Л Влвд M

ВтоООГО c IQT4 <ка, "т>{)Рой< ВХОД B .,Рi ОГQ с., ÐT

° <К;. С )ЕДИ> ЕН - Pyr«M Вход Зм; " I 0 Ре: и:тза сд 1 <. и. рв м B) Од.-.м;. ) ь< го

Е,. И fo ) СДВ><) д I< ; TQ ;Bl>1 B) : ", >Л .IPPBQf0 ,<Етч» Э В> Х; Д», >;) — С ЭОГО -,>>Д >.-<,. Н> C да; .<»ppBQ. о ° -:щ <т Ра Орэ Ве,)лоД «C:-;!Cro ВЛяЕTCr уПГаВЛЯЮщ)1»Л ВЫХОДОМ Pu>)o> а. гсуп-„- выходов пppaoro я< третьего ГистОсв сдвиг» явn

Р «с)р-) сдвиг"-. сзг .«-. -I Г .ос-.атство of,ксд м; э =мента )»1СК, ){)- -К)!Е—

ИЛ >;;.0> в:д тоетьеГс >»е)><с-р. - -n><

В,, Q-; Вто))»ГО P. r«CTPB а

E . »Q,,i л т )«ГР .>) Ь<Е-:, "г:.,". .i °,. I r т

per, )«<не - в}Ь Г C fo д:.!) ><++pаТСГ)а 3 R алод СС > ° . Ч С

-е е; иl-" г О.-,- 1 =.--.,: эгс с IBT«: -". е =: 4PTc

ХОДГ, М С>1. »<3 ?? ?? ")>< ) К=< Г,, -" . Гс КО

„-0- В-,ОГ. - . С.--". ° "-.:. Е.. н -н C г: ".r Г)«

O "С;00 ТЯ. ОП ."« i,. f:A те..., «TQ б;;о». Ql ceä . л;Я; - °,; запаздыван, я соде;)ж><т два тр>" е,-э элемент И>. HF, -р:, элемента (1, ° .",="- ен-. .,С, IЮЧA ÎÙЕ Е И)Л, дBОI1 я Вля:. с BKopc . с«гнала {..тбо.< блок S-В о,-,ы -е,>всгс,<

BTC pQiС -.р«ГГСрОВ СС.ДИ <Е«Ь CÎQ -. тавнНС С ПЕрВЬ)М И ВтС рЫМ ВХОД .. -..; <Ента

ll!-НЕ, выход- которогг сcep. не- с о{.раым

Входом первого э- мента И, г-о,"О. В.,од

К0 СРОГО СОЕдинЕН С П рВЫМ ВХОд=М Bò „-Оfo "-лемсHTB,Л, Выходом первого триггера и первым Входом элемента к)СКЛК)4» 40ЩЕЕ

ИЛИ, второй вход которого соединен с выходом B-Qporo триггера, т,)етьи:1 входом первого элемента И и вторым Входом второ 0 ) Л м . н т а L 4 В Ы ° Од Э л Р».< ð H T a L1 I Е >1 Е . < >">

ЮЩЕЕ ИЛИ coed>

СОЕДИНЕН С С-ВХОДОМ СЧЕт«ИКа, ВЫлОд КОIÎрого является первым выходом блока, Выходы первого и второго элементов И Являются

Соо<ВЕтетВЕННО ВТОРЫМ И тРЕтЬ.<»л ВЫХОДЯ»Л>1 б эока.

10 б. Устройство пс и. 1, о, л ич а ю ще ес я feM, то блок выравнивания времени запаздывания содер:кит оператив«ое запо"и-аю цее устройство (СЗУ, ком»лутатор адресоь записи и считывания. счет{ики ад15 )Pcoa записи и считывания, триггер и раздел) )е..ь тактовых импульсов, входы которого яе, » ют я ч.твертым, пятым и ее)естыл входа ли бло» а. е ыходы триггера под>лючены к ->ХРД3>., КО» K

-..«eT4Iимут;.-opa ад,"есг в -.ап><си и считыр ° «я пэд ". Очены л адресным Входам

5 Э,ЭЛЕСа 0РY. И«фзрМацИОННЫй Влод КОтОрОявлЯРгся третьим входом блока. а выход

СЗУ ЯвлЯется вь кодом блэ» э.

7 Устройс) во по и 1. 0 т п и ч а ю щ е еС я т М. Ч-О бЛОК КОММутатОрОВ СОДЕржИт

<С десять апеМС«ТоВ И-НЕ, два апРК<еНТа НЕ и тр lr repa R-Входы которых о"..:ед«нены

>1 я В;.я>отся 1 .Op,or.< "..r Ha: 3 Отбо«", S-вход

-г, т; . ГГРО;) с "д. нен с Вь,х дом перг., ;"<-3 i.-he ??: ???? ?? ?????????? ?? ??????3 ??;, ??->ЬЕГ «Ый Вь лод СОЕд <нЕн С ..;; с> » . Входом BTQporo Эл »1с»< а > Н Bbl

° ..-,:."ггого соединен с S-входок< второго

-„;- > ялл ДГ м торо r) э->с ента НЕ, выi, Д KQTО>-,ОГО СОЕД; НЕ С ПЕРВЫК ВХОДОМ

-.; е ье»о элемента И-НЕ. втсрой вход котоГ эГО соеп«НВ с первы»л вхсдом четвертого

;=.rI .r..a,,-НЕ и оса>><ым Гыксдом второго

, i reQ3, . ИВЕ„-CHc ) ВЬ ОД