Цифровой линейный интерполятор

Цифровой линейный интерполятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам управления двухкоординатным шаговым приводом в графопостроителях. Цель изобретения - повышение точностипри исключении зависимости погрешности выхода в заданную точку от длины вектора при выбранном коэффициенте деления делителя частоты. Цифровой линейный интерполятор содержит регистр хранения коэффициента деления и буферный регистр констант, первый и второй D-триггеры, с первого по четверт1э1й счетчики импульсов, делитель частоты, генератор импульсов, элемент И, первый и второй элементы ИЛИ, первый, второй и третий формирователи импульсов, первую, вторую и третью информационные шины, вход, управляющий записью, вход начальной установки, управляющий вход "Пуск", управляющий вход коррекции коэффициента деления, выход меньшего приращения, выход "Останов" и выход большего приращения. 4 ил.^

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 05 В 19/18

ГОСУДАРСТВЕННЫИ КОМИТЕТ

НО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. (21) 4782536/24 (22) 21.11.89 (46) 30.01.92, Бюл. М 4 (») Научно-производственное объединение

"Автограф" (72) В.H. Агеев, Е.В. Корнеев и Ю,А. Уланов (53) 621.505,55(088,8) (56) Авторское свидетельство СССР

М 551611, кл, G 05 В 19/18, 1979.

Авторское свидетельство СССР

М 132233, кл. G 05 В 19/18, 1986, (54) ЦИФРОВОЙ ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к автоматике и вычислительной технике, в частности к устройствам управления двухкоординатным шаговым приводом в графопостроителях.

Цель изобретения — повышение точности

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам управления двухкоординатным шаговым приводом в графопостроителях.

Известен интерполятор, содержащий блок управления, генератор импульсов, делитель частоты, первый и второй счетчики, первый и второй блоки сравнения, первый регистр приращения (ЛX) и второй регистр приращения (Л Y), третий и четвертый счетчики, а также третий и четвертый блоки сравнения.

Недостатком данного интерполятора является его сложность, так как он полностью симметричен для обеих координат, чтотребует одинакового количества разрядов соответствующих счетчиков, блоков сравне„,. Ц„„1709269 А1 при исключении зависимости погрешности выхода в заданную точку от длины вектора при выбранном коэффициенте деления делителя частоты. Цифровой линейный интерполятор содержит регистр хранения коэффициента деления и буферный регистр констант, первый и второй О-триггеры, с первого по четвертыи счетчики импульсов, делитель частоты, генератор импульсов, элемент И, первый и второй элементы ИЛИ, первый, второй и третий формирователи импульсов, первую, вторую и третью информационные шины, вход, управляющий записью, вход начальной установки, управляющий вход "Пуск", управляющий вход коррекции козффициента деления, выход меньшего приращения, выход иОстанови и выход большего приращения. 4 ил. ния и регистров как для оси Х, так и для оси

У.

Известен также интерполятор, содержащий счетчики координатных приращений, блок управления нормализацией приращений, координатные регистры сдви- б га, счетчик конца цикла, координатные де-: 0 лители частоты и генератор импульсов. К,)

Однако указанный интерполятор характеривуется невысоким быстродействием, Р, так как интерполяция вектора осуществляется короткими отрезками переменной дли-ны и переменной крутизны от отрезка к отрезку, причем эти изменения кратны периоду генератора импульсов, эти изменения могут привести к выходу ШД меньшего приращения из синхронизма.

1709269

20

30

50

Наиболее близким к предлагаемому является цифровой линейный интерполятор, содержащий регистр хранения коэффициента деления, буферный регистр констант, первый и второй счетчики импульсов, делитель частоты, первый D-триггер, генератор импульсов, выход которого соединен с первым входом элемента И, группа информационных входов регистра хранения коэффициента деления соединена с первой информационной шиной линейного интерполятора, а разрядные выходы — с группой информационных входов первого счетчика импульсов, тактовый вход которого соединен с тактовым входом делителя частоты и с выходом элемента И, второй вход которого соединен с инверсным выходом первого 0триггера, D-вход которого соединен с входом логической единицы линейного интерполятора, управляющий записью вход которого соединен с С-входами регистра хранения коэффициента деления и буфер-. ного регистра констант, Недостаток известного устройства обусловлен невысокой точностью, так как погрешность выхода в заданную точку зависит от длины вектора при выбранном коэффициенте деления делителя частоты.

Выбранный коэффициент деления делителя частоты обеспечивает допуск на погрешность для векторов не более определенной длины. В случае, если требуется вычертить вектор еще большей длины, то погрешность выхода в заднную точку превысит допустимую, и, чтобы сохранить ее в пределах допу. ска для векторов большей длины, требуется еще увеличивать коэффициент деления делителя частоты. Так, например, для поддержания соотношения частот на выходах интерполятора с точностью до.второго знака необходимо иметь шесть двоичных разрядов делителя частоты, а с точностью до третьего знака — десять, при этом все равно погрешность из-за неучтенного четвертого и последующих знаков будет сказываться на более длинных векторах.

Цель изобретения — повышение точности работы при исключении зависимости погрешности выхода в заданную точку от длины вектора при выбранном коэффициенте деления делителя частоты.

Поста влен на я цел ь достигается тем. что в цифровой линейный интерполятор, содержащий регистр хранения коэффициента деления и буферный регистр констант, первый и второй счетчики импульсов. делитель частоты, первый О-триггер, генератор импульсов, выход которого соединен с первым входом элемента И, группа информационных входов регистра хранения коэффициента деления соединена с первой информационной шиной линейного интерполятора, а разрядные выходы — с группой информационных входов первого счетчика импульсов, тактовый вход которого соединен с тактовым входом делителя частоты и с выходом элемента И, второй вход которого соединен с инверсным выходом первого 0-триггера, D-вход которого соединен с входом логической единицы линейного интерпол ятора, управляющий записью вход которого соединен с С-входами регистра хранения коэффициента деления и буферного регистра констант, введены третий и четвертый счетчики импульсов, второй 0-триггер, два элемента ИЛИ, три формирователя импульсов, выход делителя частоты через первый формирователь импульсов соединен с выходом большего приращения линейного интерполятора и с тактовым входом второго счетчика имп льсов, группа информационных входов которого подключена к второй информационной шине линейного интерполятора. а С-вход соединен с управляющим записью входом линейного интерполятора и с первыми входами первого и второго элементов ИЛИ, а выход второго счетчика импульсов соединен с S-входом первого

D-триггера, прямой выход которого является выходом "Останов" линейного интерполятора, управляющий вход "HY" которого соединен с С-входом первого О-триггера, инверсный выход которого соединен с Rвходами второго D-триггера и делителя частоты, а R-вход — с управляющим входом

"Пуск" линейного интерполятора, управляющий вход "Коррекция коэффициента деления" которого соединен с вторым входом первого элемента ИЛИ, третий вход которого через второй формирователь импульсов подключен к выходу четвертого счетчика импульсов и второму тактовому входу регистра хранения коэффициента деления. первый тактовый вход которого подключен к выходу третьего счетчика импульсов, группа информационных входов которого соединена соответственно с выходами буферного регистра констант, а тактовый вход третьего счетчика импульсов соединен с тактовым входом четвертого счетчика импульсов и первым выходом третьего формирователя импульсов, второй выход которого соединен с вторым входом второго элемента

ИЛИ, выход которого соединен с С-входом первого счетчика импульсов, выход которого соединен с S-входом второго D-триггера, D-вход которого подключен к входу логического нуля линейного интерполятора, Свход соединен с выходом элемента И. а выход соединен с входом третьего формиро1709269 вателя импульсов и с выходом меньшего приращения линейного интерполятора, третья информационная. шина которого соединена с группой информационных входов буферного регистра констант, на группу информационных входов четвертого счетчика импульсов подается двоичный код числа

100, а С-вход четвертого счетчика импульсов соединен с С-входом третьего счетчика импульсов и с выходом первого элемента

ИЛИ.

Иа фиг. 1 представлена электрическая функциональная схема цифрового линейного интерполятора; на фиг, 2 — временные диаграммы формирования выходных частот интерполятора; на фиг. 3 — временные диаграммы синхронизации работы интерполятора; на фиг. 4 — процесс интерполяции.

Цифровой линейный интерполятор содержит регистр 1 хранения коэффициента деления и буферный регистр 2 констант, первый 3 и второй 4 D-триггеры, с первого по четвертый счетчики 5-8 импульсов, делитель 9 частоты, генератор 10 импульсов, элемент И 11, первый 12 и второй 13 элементы

ИЛИ, первый, второй и третий формирователи 14-16 импульсов, первую, вторую и третью информационные шины 17 — 19, управляющий записью вход 20, вход 21 начальной установки, управляющий вход 22

"Пуск", управляющий вход 23 коррекции коэффициента деления, выход 24 меньшего приращения, выход25 "Останов" и выход26 большего приращения, причем группа информационных входов регистра 1 хранения коэффициента деления соединена с первой информационной шиной 17 линейного интерполятора, вторая информационная шина

18 которого соединена соответственно с группой информационных входов второго счетчика 6 импульсов. выход которого соединен с S-входом 0-триггера 3, 0-вход которого соединен с входом логической единицы линейного интерполятора, а Свход соединен с входом 21 начальной установки линейного интерполятора, управляющий вход 22 "Пуск" которого соединен с R-входом первого D-триггера 3, прямой.выход которого является выходом 25

"Останов" линейного интерполятора, а инверсный выход соединен с Я-входами делителя 9 частоты и второго 0-триггера 4 и подключен к второму входу элемента И 11, первый вход которого соединен с выходом генератора 10 импульсов, а выход — с тактовыми входами, делителя 9 частоты и первого

5 счетчика импульсов, а также с С-входом второго D-триггера 4, 0-вход которого подключен к входу логического нуля линейного интерполятора, а выход является выходом

5 ватель 14 импульсов соединен с тактовым входом второго счетчика 6 импульсов и подная шина которого соединена соответствен10 но к группой информационных входов буферного регистра 2 констант, выходы ко15

25

30 которого подключен к выходу третьего счетчика 7 импульсов, тактовый вход которого

24 меньшего приращения линейного интерполятора и соединен с входом третьего формирователя 16 им пул ьсов, и ри этом выход делителя 9 частоты через первый формироключен к выходу 26 большего приращения линейного интерполятора, информационторого соединены с группой информационных входов третьего 7 счетчика импульсов, С-вход которого соединен с С-входом четвертого 8 счетчика импульсов, на группу информациойных входов которого подается двоичный код числа 100, и подключен к выходу первого элемента ИЛИ 12, первый вход которого соединен с первым входом второго элемента ИЛИ 13 и подключен к входу 20, управляющему записью линейного интерполятора, вход 23 коррекции коэффициента деления которого соединен с вторым входом первого элемента ИЛИ 12, третий вход которого через второй формирователь 15 импульсов подключен к выходу четвертого счетчика 8 импульсов и соединен с вторым тактовым входом регистра 1 хранения коэффициента деления, первый тактовый вход соединен с тактовым входом четвертого счетчика 8 импульсов и подключен к первому выходу третьего формирователя 16 импульсов, второй выход которого соединен с вторым входом второго элемента ИЛИ 13, выход которого соединен с С-входом первого счетчика 5 импульсов, выход которого соединен с S.-входом второго 0-триггера 4, а группа информационных входов соединена соответственно с выходами регистра 1 хранения коэффициента деления, С-вход которого соединен с С-входами буферного регистра 2 констант и второго счетчика 6 импульсов и подключен к входу 20, управляющему записью линейного интерполятора.

Регистр 1 служит для приема и хранения величины (Р m)/и, являющейся коэффициентом деления для меньшего приращения (Кол), где rn — большее приращение (БП);

n — меньшее приращение (Mll); P — коэффициент деления делителя частоты, равный десяти. Таким образом, по первой информационной шкале 17 в регистр 1 записывается коэффициент деления, умноженной на

10, т.е, с учетом первого знака.

По второй информационной шкале 18 во второй счетчик 6, работающий на вычитаwe, записывается большее приращение М, определяющее длительность интервала ин1709269 терполяции. По третьей информационной шине 19 в регистр 2 записывается число

100 — ОСТ, где ОСТ вЂ” остаток от деления большего приращения на меньшее с точностью до третьего знака, но без первого знака, который учитывается в Кдел.

Например, БП=100, МП=23, тогда отношение БП/МП=4,348, отсюда Кдел=43, ОСТ=48; 100 — ОСТ=52. Запись в регистры 1 и 2, счетчик 6 и первоначальная запись в счетчик 5 содержимого регистра 1, в счетчик

7 содержимого регистра 2 и в счетчик 8 числа 100 осуществляются нулевым уровнем импульса, поступающего на вход 20 ин- терполятора, причем для счетчика 5 этот импульс поступает через первый вход второго элемента ИЛИ 13, а для счетчиков 7 и

8 — через первый вход первого элемента

ИЛИ 12.

Управляющий вход 23 интерполятора

"Кд >Ll позволяет отключить коррекцию

Кдел в случае, если Кдел есть целое число, т.е, ОСТ=О. Поэтому если на выходе 23 имеется уровень логического нуля, то счетчики 7 и 8 не изменяют своего состояния с приходом .тактовых импульсов с первого выхода третьего формирователя 16 импульса, следовательно, на выходах счетчиков 7 и 8 сохраняется уровень логической единицы и состояние регистра 1 не изменяется. Первый D-триггер 3 устанавливается в единичное состояние по прямому выходу через вход 21 "HY" (формирователь импульса установки в начальное состояние по включению питания не показан) и по сигналу с выхода счетчика 6. Такое состояние D-триггера 3 блокирует работу интерполятора, так как с его инверсного выхода сигнал логического нуля сбрасывает делитель 9 частоты и второй D-триггер 4 и блокирует поступление импульсов с генератора 10 через элемент И

11 на тактовые входы счетчика 5, делителя 9 частоты и D-триггера 4.

Вход 22 "Пуск" переустанавливает Dтриггер 3, прямой выход которого является вторым выходом 25 интерполятора "Останов", по состоянию которого можно судить о конце процесса интерполяции. Делитель

9 частоты имеет коэффициент деления, равный 10, и импульсы с его выхода через первый формирователь 14 импульса поступают иа счетный вход счетчика 6 и на третий выход 26 интерполятора, на котором присутствуют.импульсы для координаты большего приращения.

На первый выход 24 интерполятора импульсы для координаты меньшего приращения формируются на D-триггере 4 двумя сигналами: сигналом с выхода счетчика 5

D-триггер 4 устанавливается в состояние логической единицы, а по сигналу с выхода элемента И 11 — в состояние логического

10 мирователь может быть реализован на цепочке одновибраторов. собранных на микросхемах К555АГЗ. или на триггерах с соответствующей временной растактовкой, 15 или другими известными способами

Интерполятор работает следующим образом.

При включении питания на входе 21 появляется импульс начальной установки (фиг.

2б), который устанавливает интерполятор в

20 исходное сос ояние, т.е. на выходе "Останов" присутствует уровень логической единицы (фиг. 2в), делитель 9 частоты и

0-триггер 4 обнулены и на выходе элемента

И 11 импульсы с генератора отсутствуют.

В этом состоянии по сигналу нулевого уровня на входе 20 в интерполятор записывается исходная информация о векторе: в регистр 1 и далее в счетчик 5 Кдел, в регистр

2 и далее в счетчик 7 100-0СТ, в счетчик 6 большее приращение m и в счетчик 8 всегда двоичный код числа 100. Предположим, что

БП=300 шагов, МП=220 шагов, тогда отношение БП/М П=1,364, откуда Кдел=13:

ОСТ=64; 100 — ОСТ=36, 35

Таким образом, в регистр 1 и счетчик 5 записан двоичный код числа 13, в регистр 2 и счетчик 7 — двоичный код числа 36, в счетчик 6 — двоичный код числа 300, в счетчик 8

40 — двоичный код числа 100.

С появлением импульса на входе "Пуск" (фиг. 2г) 0-триггер 3 перебрасывается и своим инверсным выходом разблокирует элемент И 11, на выходе которого появляются импульсы с генератора 10 (фиг, 2а), поступающие на С-вход делителя 9 частоты, на выходе которого после пятого входного импульса появляется перепад. а после десятого — срез (фиг. 2а, д). По срезу формирователь 14 формирует импульс длительностью

z0, который поступает на счетный вход счет50 чика б, уменьшая его состояние на единицу, и т.д, Таким образом, после формирователя

14 на выходе большего приращения имеется последовательность импульсов с периодом Т1=10 Т0 и длительностью импульса, равной т (фиг. 2е).

Одновременно импульсы с выхода элемента И 11 поступают на счетный вход счетнуля.

Все элементы интерполятора могут быть реализованы на микросхемах серии

К555, третий формирователь I6 импульса имеет два выхода, причем импульс íà егором его выходе появляется после того, как пройдет некоторое время после окончания импульса на его первом выходе, Такой фор1709269

10 чика 5 и С-вход 0-триггера 4, На выходе тий входэлемента ИЛИ 12 и далее на С-вхо0-триггера 4 подтверждается нулевой логи- ды счетчиков 7 и 8, устанавливая их в первоческий уровень, а счетчик 5 уменьшает свое начальное состояние, т.е. содержимое состояние с каждым импульсом с генерато- счетчика 7 равно 36, а содержимое счетчика ра. Так как в него был записан двоичный код 5 8 равно 100(фиг. Зз, и) и т,д. Таким образом, числа 13, то по срезу тринадцатого тактово- цикл интерполяции равен ста шагам по кого импульса на выходе счетчика 5 появляет- ординате меньшего приращения, при этом ся сигнал нулевого логического уровня (фиг. путь $1(фиг. 4) пройден с Кд,л=13, а путь S2

За, б), который устанавливает 0-триггер 4 -с Кд«=14. Окончание работы интерполятов единичное состояние(фиг. Зв). С пояале- 10 ра происходит в момент времени, когда нием перепада четырнадцатого импульса счетчик 6досчитаетдо нуля, при этом сигнал с генератора 10 импульсов 0-триггер 4 сеговыходаустанавливает0-триггерЗв "1" сбрасывается и т.д. Таким образом, на вы- и интерполятор переходит в исходное соходе меньшего приращения интерполятора стояние. После загрузки данных о следу оформируется последовательность импуль- 15 щем векторе процесс интерполяции сов с периодом Тг=13 Т и длительностью происходит аналогично.. Если на входе 23 т, (фиг. 2ж, д). интерполятора "Кдел э Ц" присутствует уроПо переднему фронту импульса на аы- вень логического нуля, т,е. ОСТ=О, то счетчиходе меньшего приращения интерполятора ки 7 и 8 блокированы сигналом с выхода формирователь 16 импульса формирует на 20 элемента ИЛИ 12 и коррекции коэффициенсвоих выходах два импульса одинаковой та деления не происходит. Оценим погрешдлительности, расставленных один относи- ность интерполяции исходя из условия, что тельно другого на время, равное s< f2 (фиг. обычно шаг в графопостроителях равен

Зг-е), Импульс с первого выхода формиро- 0,025 мм. Если шаг по координатам равен 25 вателя 16 поступает на счетные входы счет- 25 мкм, то на каждом шаге по координате меньчиков 7 и 8, одновременно уменьшая их. шегоприращения при K„«=-13 для данносодержимое на единицу, а импульс с второ- го примера погрешность равна 0,025

ro выхода формирователя 14 через второй мкмх64; Таких шагов í- участке S1 вход элемента ИЛИ 13 поступает на С-вход 36,.поэтому в конечной точке первого счетчика 5, по которому в счетчик вновь за- 30 участка погрешность составляет величину писывается содержимое регистра 1 (в дан- 0,025x64x36=57,6 мкм. При Кд«=14 погрещномслучаедвоичный кадчисла13)ит.д.Это. ность на каждом шаге равна 0,025 мкмх36, продолжаетсядотех пор,пока насчетчик7 а всего таких шагов 64, поэтому погрешне поступит 36 импульсов с первого выхода ность в конце участка S2 равна формирователя 16, тогда на выходе счетчи- 35 0,025x36x64=57,6 мкм, но на этом участке ка 7 формируется импульс, который посту- погрешность имеет обратный знак, так как пает на первый счетный вход регистра 1 и на участке S> наклон траектории больше увеличивает его содержимое на единицу исходной прямой, а на участке Я2 меньше, и (фиг. Зж), т.е. значение Кдел, записанное в в конце цикла интерполяции погрешность регистре 1 в данном случае становится раа- 40 равна нулю. Но на самом деле окончание ным 14. Содержимое счетчика 8 в момент процесса интерполяции может произойти в появления импульса на выходе счетчика 7 любойточкенаучастке 31+52.в зависимости равно 64, так как счетчики 7 и 8 работают от координаты большего приращения, позодновременно и в счетчик 8 первоначально тому какая-то погрешность всегда присутстзаписан двоичный код числа 100. 45 вует. 8 наихудшем случае, когда Кд«=Х, Процесс интерполяции продолжается Х50, т.е. пути S) и Sz одинаковы и окончание аналогично, только период Т2 последова- процесса интерполяции (т.е. окончание петельности импульсов на выходе меньшего ремещения) происходит в конце пути S>, приращения равен 14 ТО.Так продолжается погрешность составляет величину до тех пор, пока счетчик 8 не сосчитает 64 50 0,025x50x50=62,5 мкм, но для графопостроимпульса с первого выхода формирователя ителей эта величина очень мала, так как

14. В этот момент на выходе счетчика 8 обычно погрешность задается на порядок появляется импульс, который поступае на больше. второй счетный вход регистра 1, уменьшая Таким образом, точность предлагаемоего содержимое на единицу. Содержимое 55 го устройства llo сравнению с известным регистра 1 вновь становится равным 13. В . выше, так как погрешность выхода в задан- . свою очередь, по срезу импульса с выхода ную точку не зависит от длины вектора при счетчика 8 срабатывает формирователь 15, постоянном коэффициенте деления делитевыходной сигнал которого поступает натре- ля частоты, равном десяти, и не превышает величины, равной 62,5 мкм, т.е. предлагае1709269

10 мое устройство можно использовать в графопостроителях любого формата.

Формула изобретения

Цифровой линейный интерполятор, содержащий регистр хранения коэффициента деления и буферный регистр констант, первый и второй счетчики импульсов, делитель частоты, первый О-триггер, генератор импульсов, выход которого соединен с первым входом элемента И, группа информационных входов регистра хранения коэффициента деления соединена с первой информационной шиной линейного интерполятора, а разрядные выходы — с группой информационных входов первого счетчика импульсов, тактовый вход которого соединен с тактовым входом делителя частоты и с выходом элемента И, второй вход которого соединен с инверсным выходом первого Отриггера, О-вход которого соединен с входом логической единицы линейного интерполятора, управляющий записью вход которого соединен с С-входами регистра хранения коэффициента деления и буферного регистра констант, отличающийся тем, что, с целью повышения точности в работе при исключении зависимости погрешности выхода в заданную точку от длины вектора при выбранном коэффициенте деления делителя частоты, введены третий и четвертый счетчики импульсов, второй Dтриггер, два элемента ИЛИ, три формирователя импульсов, выход делителя частоты через первый формирователь импульсов соединен с выходом большего приращения линейного интерполятора и с тактовым входом второго счетчика импульсов, группа информационных. входов которого подключена к второй информационной шине линейного интерполятора, а С-вход соединен с управляющим записью входом линейного интерполятора и с первыми входами первого и второго элементов ИЛИ, а выход

1.5

45 второго счетчика импульсов соединен с Sвходом первого О-триггера, прямой выход которого является выходом "Останов" линейного интерполятора, управляющий вход

"HY" которого соединен с С-входом первого

О-триггера, инверсный выход которого соединен с R-вхОдами второго О-триггера и делителя частоты, а R-вход — c управляющим входом "Пуск" линейного интерполятора, управляющий вход "Коррекция коэффициента деления" которого соединен с вторым входом первого элемента ИЛ,И, третий вход которого через второй формирователь импульсов подключен к выходу четвертого счетчика импульсов и второму тактовому входу регистра хранения коэффициента деления, первый тактовый вход которого подключен к выходу третьего счетчика импульсов, группа информационных входов которого соединена соответственно с выходами буферного регистра констант. а тактовый вход третьего счетчика импульсов соединен с тактовым входом четвертого счетчика импульсов и с первым выходом третьего формирователя импульсов. второй выход которого соединен с вторым входом второго элемента ИЛИ,. выход которого соединен с С-входом первого счетчика импульсов, выход которого соединен с S-входом второго D-триггера, 0-вход которого подключен к входу логического нуля линейного интерполятора, С-вход соединен с выходом элемента И, а выход — с входом третьего формирователя импульсов и с выходом меньшего приращения линейного интерполятора, третья информационная шина которого соединена с группой информационных входов буферного регистра констант, на группу информационных входов четвертого счетчика импульсов подается двоичный код числа 100, а С-вход четвертого счетчика импульсов соединен с С-входом третьего счетчика импульсов и с выходом первого элемента ИЛИ, 17092б9

2б

1709269

° 4 °

Составитель В. Агеев

Техред М.Моргентал

Редактор А; Огар

Корректор M. Демчик

Заказ 424 Тираж . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101