Устройство для быстрого преобразования уолша в реальном масштабе времени

Устройство для быстрого преобразования уолша в реальном масштабе времени

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано для цифровой обработки ^четных и нечетных последовательностей, выделения четных и нечетных сигналов на основе дискретного четно-нечетного преобразования Уолша, для цифровой фильтрации, сжатия информации, для цифрового спектральнокорреляционного анализа случайных процессов. Цель изобретения - расширение функциональных возможностей за счет вычисления преобразования Уолша-Качмажа и четно-нечетного преобразования Уолша- Качмажа. Поставленная цель достигается за счет того, что в состав устройства входят регистры 1.1-1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)э G 06 F 15/332 ции 7. 3 ил.

Сп),(0,1)

COl (1,))

COt(2,j)

Са((З,3)

Sal, (4,3)

Sal, (Ц)

$М(2,))

Sat(1,i) 1 1 1 1 1

1- 1-! — 1 1 1

1 1 — — 1

1-1-1 -! — 1 1

1-1 — )-1

1 1-1 1 — 1

1-1 ! — 1-1

1 1-! — 1 — 1 — 1

1 1

1 11- 11 — 1

1 — 1

1-1—

1 1— ! 1 гн

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

flPN ГКНТ СССР

1 (21) 4402226/24; 4402227/24; 4452776/24 (22) 07.07.88 (46) 30.01.92. Бюл. М 4 (71) Институт кибернетики им. В.М. Глушкова, (72) Л.А. Гнатив, M.À. Гнатив, Г,Я. Ширмовский и Я.Е. Визор (53) 681.32(088.8) (56) Авторское свидетельство СССР

М 744555, кл. G 06 F 15/332, 1980.

Авторское свидетельство СССР

hL 1619282, кл. 6 06 F 15/332, 1987. (54) УСТРОЙСТВО ДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИЯ.УОЛША В РЕАЛЬНОМ МАСШТАБЕ ВРЕМЕНИ (57) Изобретение относится к области вычислительной техники и может быть исполь-, Изобретение относится к вычислительной технике и может быть использовано для цифровой. обработки четных и нечетных по. следовательностей, выделения четных и нечетных сигналов на основе дискретного четно-нечетного преобразования Уолша,. для цифровой фильтрации, сжатия инфор-, мации, для цифрового спектрально-корреляционного анализа случайных процессов и т.д.

Цель изобретения — расширение функциональных возможностей устройства за счет вычисления преобразования УолшаКачмажа и четно-нечетного преобразования

Уолша-Качмажа.

Для обработки четных и нечетных последовательностей используется четно-нечетное преобразование Уолша, по коэффициентам которого определяют четные и нечетные последовательности. Мат„„Я,, 1709341 А1 эовано для цифровой обработки, четных и нечетных последовательностей, выделения четных и нечетных сигналов на основе дискретного четно-нечетного преобразования

Уолша, для цифровой фильтрации, сжатия информации, для цифрового спектральнокорреляционного анализа случайных процессов. Цель изобретения —. расширение функциональных возможностей за счет вы. числения преобразования Уолша-Качмажа и четно-нечетного преобразования УолшаКачмажа. Поставленная цель достигается эа счет того, что в состав устройства входят регистры 1.1-1 (2" — размер преобразования), сумматоры-вычитатели 2.1-2 и, ком-, мутаторы 3.1-3.п, коммутатор 4, регистр сдвига 5,.коммутатор 6 и блок синхрониза- Б рица четно-нечетного преобразования Уолша Wz» в верхней половине представляет четные cal(k, функции Уолша, расположенные в порядке увеличения частности, а в

:нижней половине — нечетные sal(k,l) функциц в порядке уменьшения частности, Матрица W2» для n = 3 имеет вид;

На фиг.1 представлен граф быстрого четно- нечетного преобразования Уолша для

2" = 8; на фиг.2 — функциональная схема устройства; на фиг.3 — схема блока синхронизации.

1709341

Устройство содержит п регистров 1..11,n, п сумматоров-вычитателей 2,1-2,n, п коммутаторов ЗЛ-З,п, коммутатор 4, регистр сдвига 5, коммутатор 6 и блок синхронизации

7, информационный вход 8, тактовый вход

9, выход 10 преобразования Уолша, выход

11. преобразования Уолша-Качмажа и частной составляющей четно-нечетного преобразования. Уолша-Качмажа и выход 12 нечетной составляющей четно-нечетного преобразования Уолша-Качмажа.

Блок синхронизации (фиг.3) содержит счетчики 13 и 14, элементы HE 15-18 и элементы И 19-24, элементы НЕ 25 — 27, элемент И 28, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

29, элементы И 30-32 и элэмент ИЛИ 33.

Элементы 1,2;3 входят в состав каждого вычислительного модуля.34, а последний модуль содержит дополнительно элементы

4;-6.

Устройство работает следующим образом. Входная последовательность х(1),х(2)...„x(2"), представляющая собой отсчеты дискретного сигнала, с частотой

10

20 тактовых импульсов поступает на информа- 25 ционный вход регистра.1.1, который управляется тактовым сигналом с выходы "1" блока 7, где задерживается на один такт (в регистре 1.1 хранится один отсчет), и на вычитающий вход сумматора-вычитателя 30

2.1. Срабатывание сумматора-вычитателя

2.1 управляется сигналом с выхода 2n+3 блока 7 и синхронизируется в каждом четном такте, На выход коммутатора 31 в течение каждого такта, начиная со второго, 35 выводится сначала сумма, а затем разность, сформированные на выходах сумматора-вычитателя 21 в первом каскаде;

x(1) + x(2), x(l) x(2),..., x(2" -. 1) + х(2"), х(2" - 1)- х(2") и т,д, -40

В 1-м (I = 2...n -1) каскаде преобразования последовательность промежуточных данных, получаемых с выхода коммутатора 3Л-1 предыдущего (1-1)-го каскада, поступает на информационный вход регистра 1Л и 45 на ьычитающий вход, сумматора-вычитателя 2,!.с частотой, в 2 . раз большей частоты следования отсчетов входного сигнала, В регистре 1.I данные задерживаются на 2 тактов. Срабатывание сумматора-вычита- 50 теля 2Л I-ro каскада синхронизируется сигналом с выхода блока 7, На выход коммутатора З.I в течение-каждого такта работы регистра 1Л в нечетных тактах.вы- водятся результаты; сумма, а затем раз- 55 ность, а в четных тактах выводится разность, а затем сумма, сформированные в соответствии с графом преобразования (фиг.1) на выходах сумматора-вычитателя . 2Л в I-м каскаде:

xi(j) + xi(j + 2 ), xl(j) - хф + 2 ), j = 1,3,5,... хф)-xl{j+2 ), x (j)+x (j+2 "), j = 2,4,6...

В и-м каскаде преобразования данные с выхода коммутатора,З.п-1 (n-1)-го каскада поступают на информационный вход регистра 1 и и на вычитающий вход сумматора-вычитателя 2.ll с частотой, в 2" раз большей частоты следования отсчетов входного сигнала. В регистре 1,п данные задерживаются на 2"" тактов, В течение каждого такта работы регистра 1,п в нечетные такты. через коммутатор З.п на выход (и+2)-ro коммутатора 6 выводятся суммы, а в нечетные такты — разности, представляющие собой коэффициенты x O) преобразования при четных caI функциях

Фолша; При этом все 2" " коэффициентов х () преобразования выводятся до прихода (2"+1)-го отсчета входного сигнала. Одновременно с этим в нечетные такты через (n+1)-й коммутатор 4 в регистр сдвига 5 заносятся разности, а в четные такты — суммЫ, которые представляют собой коэффициенты x O) преобразования при нечетных sal функциях Уолша, После прихода (2" +1)-го тактового сигнала происходит по сигналу управления сдвигом считывание в обратном порядке коэффициентов х ()) преобразования с регистра сдвига 5, которые выводятся на выход (в+2)-го коммутатора 6 с частотой, в 2" раз большей частоты следования отсчетов входного сигнала. Последний коэффициент х Ц) преобразования выводится на выход (n+2}-ro коммутатора 6 до прихода (2 "+2)-го отсчета входного сигнала.

В устройстве на интервале дискретизации получаются все коэффициенты преоб-. разования от 2" отсчетов входного сигнала, что обеспечивает его работы в реальном масштабе времени, Блок управления 7 работает следующим образом. С приходом импульсов, поступающих на счетный вход 9 первого счетчика 13, на выходе и-го (старшего) разряда этого счетчика формируется инверсный сигнал управления, который проходит через п-й элемент НЕ 18, а также поступает на счетный вход второго счетчика 14. Сигналы с выходов с первого (младшего) по и-й разрядов первогО счетчика 13 через элементы

HE 15-18 и сигналы с выходов с первого по п-й (старший) разрядов второго счетчика 14 поступают на соответствующие входы элементов И 19-24 и через элементы

HE 25 — 27 поступают на входы элемента

И 28. При этом на выходе первого разряда второго счетчика 14 формируется сигнал управления 2n+3, а на выходах элементов И

19-21 и первого элемента ИСКЛЮЧАЮЩИЕ ИЛИ 29 формируются соответствую1709341 щие сигналы управления, Сигналы управления (2п-2) -(2п+2) формируются на выходах соответствующих элементов И 24, 30-32.

Формула изобретения

Устройство для быстрого преобразования Уолша в реальном масштабе времени, содержащее блок синхронизации, и (2"— размер преобразования) вычислительных модулей, первый и второй коммутаторы и регистр сдвига, йричем выход l-ro (t = 1,п-1) вычислительного модула подключен к информационному входу (1+1)-го вычислительного модуля, второй и третий выходы и-го вычислительного модуля подключены соответственно к первому и второму информационным входам первого коммутатора, выход которого подключен к информационному входу регистра сдвига, выход которого подключен в первому информационному входу второго коммутатора, выход которого является выходом преобразования Уолша устройства, информационным входом которого является информационный вход ïåðвого вычислительного модуля, при этом )-1 и (J+n)-9 O = 1,п) выходы блока синхронизации подключены соответственно к первому и второму входам синхронизации J-ro вычислительного модуля, 2п-й выход блока синхронизации подключен к управляющему входу первого коммутатора, управляющий вход второго коммутатора соединен с входом управления сдвигом сдвигового регистра и подключен к (2n+1)му выходу блока синхронизации, (2п+2)-й выход которого подключен к тактовому входу сдвигового регистра, при этом J-й вычислительный модуль содержит коммутатор, сумматор-вычитатель и регистр, выход которого подключен.к информационному входу сумматора-вычитателя, выходы суммы и разности которого подключены соот5 ветственно к первому и второму входам коммутатора, выход которого является выходом вычислительного модуля, информационным входом которого являются .свединенные между собой второй инфор10 мационный вход сумматора-вычитателя и информационнный вход регистра, тактовый вход которого является первым тактовым входом вычислительного модуля, вторым тактовым входом которого является

15 управляющий вход коммутатора, а в и-м вычислительном модуле выходы суммы и раз. ности сумматора-вычитателя являются соответственно вторым и третьим выходами и-го вычислительного модуля, о т л и ч а ю20 щ е е с я тем, что, с целью расширения функциональных возможностей за счет Bblчисления преобразования Уолша-Качмажа и четно-нечетного преобразователя Уолша-Качмажа, выход и-го вычислительного

25 модуля подключен к второму информационйому входу второго коммутатора и является выходом преобразования УолшаКачмажа и четной составляющей четно-нечетного преобразования Уолша-Качмажа ус30 тройства, выходом нечетной составляющей четно-нечетного преобразования УолшаКачмажа которого является выход первого коммутатора, (2n+2+J)-й выход блока синхронизации подключен к третьему тактово35 му входу j-го вычислительного модуля, причем вход синхронизации сумматора-вычитателя J-ro вычислительного модуля является третьим тактовым входом j-го вычислительиого модуля.

1709341

1709341

Составитель А. Баранов

Редактор Т. Орловская Техред M.Mîðãåíòàë Корректор М. Демчик Заказ 428 Тираж .Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035.-Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101