Устройство поиска неисправных блоков и элементов

Устройство поиска неисправных блоков и элементов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано вТспециализированных вычислительных системах и информационно-измерительных комплексах. Цель изобретения состоит в расширении области применения устройства путем одновременного контроля разнородных типовых блоков вычислительной техники. Устройство содержит два блока памяти 2 и 3 таблицы неисправностей, регистр оценки 5. регистр 10 параметров объекта, блок оценки 1 кода исправности, первый блок элементов 11 И, регистр результата 12, блок индикации 13. В устройство дополнительно введены два счетчика 1 и 21, два блока 4 и 8 элементов ИЛИ. втор'ой блок 6 элементов И и блок 15 контроля результата с соответствующими /связями. 3 з.п.ф-лы, 14ил., Ютабл.(Dut.J-ЧОю00 CJI

СОЮЗ СОВЕТСКИХ сОцИАлистических

РЕСПУБЛИК (sr)s G 06 F 15/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

6)иг.1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4773726/24 (22) 25.12.89 (46) 30.01.92. Бюл, М 4 (71) Восточно-Сибирский технологический институт и Бурятский научный центр (72) А.Н, Буйнов, lO.Ô. Мухопад, И.А. Ламбаева и В.Л. Скобинский (53) 681.326(088.8) (56) Авторское свидетельство СССР

t+ 220636, кл. G 06 F 15/46, 1968.

Авторское свидетельство СССР

М 1309042, кл. G 06 F 15/46„1987, (54) УСТРОЙСТВО ПОИСКА НЕИСПРАВ НЫХ БЛОКОВ И ЭЛЕМЕНТОВ

- (57) Изобретение относится к вычислительной технике и может быть использовано в

„„5U,, 1709351 Al специализированных вычислительных системах и информационно-измерительных комплексах. Цель изобретения состоит в расширении области применения устройства путем одновременного контроля разнородных типовых блоков вычислительной техники. Устройство содержит два блока памяти

2 и 3 таблицы неисправностей, регистр оценки 5, регистр 10 параметров объекта, блок оценки 7 кода исправности, первый блок элементов 11 И, регистр результата

12, блок индикации 13, В устройство дополнительно введены два счетчика 1 и 21, два блока 4 и 8 элементов ИЛИ, второй блок 6 элементов И и блок 15 контроля результата с соответствующими,связями. 3 з.п.ф-лы, 14 ил., 10 табл.

1709351

Изобретение относится к области вычислительной техники и цифровой автоматики и может быть использовано в специализированных вычислительных системах, управляющих комплексах и йнформационно-измерительных устройствах, Известно устройство для поиска неисправных блоков и элементов, содержащее регистры параметров объекта и параметров таблицы неисправностей,,логическую матрицу сравнения двоичных кодов параметров от контролируемых блоков и двоичных кодов таблицы неисправностей, схему выбора номера неисправных блоков и блок индикации, Однако повышение быстродействия достигается в известном устройстве за счет слишком высоких аппаратурных затрат, затрудняющих практическую реализацию устройства, так как сложность его в и раз оказывается больше, чем сам контролируемый объект.

Наиболее близким по технической сущности и достИгнутому реЗультату к предлагаемому изобретению является устройство поиска неисправных блоков и элементов, содержащее регистр столбцов и регистр параметров объекта, выходы которых соединены с последовательной цепью в виде блока сравнения, блока оценки, регистра оценки, блока выбора единицы, шифратора, первого и второго постоянного запоминающего устройства (ПЗУ), регистра выходного блока схем И-НЕ, блока схем И, регистра результата и блока индикации, управление которыми осуществляет блок управления с независимым входом, выходы которого соединены со всеми регистрами ПЗУ, и блоком выбора единиц.

Недостатком данного устройства является его конструктивная сложность, выражающаяся в наличии шифратора, блока сравнения, нескольких регистров и сложного блока выбора единиц, а также его узкие функциональные возможности, ограничивающиеся реализацией только прямых функций поиска неисправных блоков и элементов и индикацией результата для анализа оператором. Кроме того, данное устройство не может .быть использовано (без изменения в его структуре или внесения внешних блоков) в управляющих и микропроцессорных комплексах с автоматическим режимом принятия решения, так как не содержит цепей выдачи результата в такие комплексы и не имеет средств прОверки достоверности контроля, т.е, было ли исправно само устройство поиска в процессе его работы; не может быть использовано устройство и для проверки элементов вычислительной техники типа

15 которого соединен с выходом прямого кода регистра результата, информационный вход которого связан с выходом первого блока we20

30

БИС ПЗУ, ПЛМ, дешифратор и другие, которые являются основой построения вычислительных и управляющих устройств.

Целью изобретения является расширение области применения устройства путем одновременного контроля разнородных типовых блоков вычислительной техники.

Поставленная цель достигается тем, что в устройство поиска неисправных блоков и элементов, содержащее два блока памяти таблицы неисправностей, блок оценки кода исправности, регистр параметров объекта, первый блок элементов И, регистр результата, блок управления и блок индикации, вход ментов И, группы входов которого подкпючены к группе выходов блока оценки кода исправности, согласно изобретению дополнительно введены два счетчика, два блока элементов ИЛИ, второй блок элементов И и блок контроля результата, установочные входы, информационные и индикационные выходы которого являются соответствующими входами и выходами устройства, управляющий выход соединен с входом первого блока элементов И, группа, контрольных выходов связана с группой информационных входов блока управления, тактовый вход подключен к выходу переполнения второго счетчика, а группа входов результата, первая группа входов первого блока элементов ИЛИ и группа выходов результата проверки устройства соединены с выходом обратного кода регистра результата, управляющий считыванием информации вход которого, управляющие считыванием информации входы регистра параметров объекта, регистра оценки первого и второго блоков памяти таблицы неисправностей, блока оценки кода исправности, счетные входы счетчиков, вторая группа входов первого блока элементов ИЛИ, первая группа входов второго блока элементов И и группа входов синхронизации блока контроля результата связаны с группой выходов синхронизации блока управления, информационный выход, индикационные

Выходы и вход запуска которого являются соответствующими выходами и входом устройства, адресные входы первого и второго блоков памяти таблицы неисправностей соединены с выходом первого счетчика, установочные входы счетчиков служат соответствующими входами устройства, группы выходов блоков памяти таблицы неисправностей связаны с третьей и четвертой группами входов первого блока элементов ИЛИ, выход которого подключен к информационному входу регистра оценки и

1709351

15

25

45 ных блоков; на фиг.З-то же, блока контроля 50

55 к первому входу второго блока элементов

ИЛИ, второй вход которого является информационным входом устройства, а выход соединен с информационным входом регистра параметров объекта, группа выходов которого связана с пятой группой входов первого блока элементов ИЛИ и с первой группой информационных входов блока оценки кода исправности, вход синхронизации которого подключен к выходу второго блока элементов И, а вторая группа информационных входов и вторая группа входов второго блока элементов И соединены с группой выходов регистра оценки.

В предлагаемом устройстве сохранены связи между вторым блоком элементов И, регистром результата и блоком индикации и связи блока управления с двумя блоками памяти таблицы неисправностей, регистрами и вторым блоком элементов И, все остальные связи между известными и вновь введенными блоками являются новыми. К числу новых связей относятся все соединения с первым блоком элементов ИЛИ, т.е. выходы, первого блока и,второго блоков памяти таблицы неисправностей, выход регистра параметров обьекта, выход регистра результата и выход блока управления со входами первого блока элементов ИЛИ, а также соединения выхода первого блока элементов ИЛИ с входом регистра оценки и выхода регистра оценки с входами второго блока элементов И и блока оценки кода исправности, соединения выхода регистра результата с входом блока контроля результата и выхода блока контроля с входами первого блока элементов И и блока управления, а также выхода блока управления с входом блока контроля результата, выхода второго счетчика с входом блока контроля результата. Все новые связи вместе с вновь введенными блоками обеспечивают расширение области применения устройства путем одновременного контроля разнородных типовых блоков вичислительной техники.

На фиг.1 представлена структурная схема устройства; на фиг.2- структурная схема устройства с детализацией комбинационрезультата; на фиг.4 — алгоритм работы предлагаемого устройства; на фиг .5 — граф переходов блока управления; на фиг.6— структурная схема блока управления с детализацией узла контроля правильности пераходов; на фиг.7 - схема коммутатора; на фиг.8 — схема узла проверки контрольного кода; на фиг.9 — структурная схема шифратора, регистра, узла элементов И и счетчика блока управления; на фиг.10, f1 — первый и

40 второй варианты реализации генератора импульсов; на фиг.12 — временная развертка сигналов генератора для второго варианта реализации; на фиг.13 — схема регистра оценки и регистра параметров обьекта; на фиг.14 — схема регистра результата.

На фиг.1-6 обозначены входы и выходы;

Со — ; С1— запись кода, Cz — считывание прямого кода;, Сз — считывание обратного кода; C4 — прибавление 1 к счетчику; Св — синхронизация первого блока элементов И 11 (1БлСхИ-11);

Cg — ввод единицы через первый блок элейентов ИЛИ 4 (1.БлСхИЛИ вЂ” 4) íà PrO-5;

Ст — синхронизация второго блока элементов И 6 (2БлСхИ-6); Сна — сигнал остановки устройства после завершения работы устройства; Сош — сигнал ошибки переходов, останавливающий работу устройства: а г— устройство исправно; а2 — устройство неисправно; Q о — режим поиска неисправных блоков и элементов; а о — режим контроля исправности элементов вычислительной техники; Q1 — обнаруЖение кеисправности; а 1 — отсутствие неисправности; а з — конец ввода в устройство таблицы функций неисправностей; а з — продолжение ввода в устройство таблицы функций неисправностей;

Ap,A1,A2,...A20 — операторы управления, содержательный смысл и набор микроопераций в которых приведены в табл.3.

Для лучшего понимания в дальнейшем микрооперациям управления приписаны номера тех блоков элементов, которыми они управляют. Например, в блоке 15 триггеры

35 и 38 имеют сйгналы управления С,(35), Cp(38); элементы И 34, И 37, сигналы C>(34), С1(37),, Устройство поиска неисправных блоков и элементов содержит (фиг.1) первый счетчик (Сч) 1, выход которого соединен с адресными входами первого 2 и второго 3 блоков памяти таблицы неисправностей—

ПЗУ, группы выходов которых связаны с третьей и четвертой группами входов первого блока элементов ИЛ И 4 (1 Бл СхИЛИ), выход которого подключен к информацион ному входу регистра 5 Оце н ки (РгО), группа выходов которого соединена с второй группой информационных входов второго блока элементов И 6 (2БлСхИ) и с второй группой информационных входов блока 7 оценки кода исправности (БО), выход второго блока элементов И 6 (2БлСхИ) соединен с входом синхронизации блока 7 оценки кода исправности(БО), выход первого блока элементов ИЛИ 4 (1Бл СхИЛИ) подключен к первому входу второго блока элементов ИЛИ 8 (2БлСхИЛИ). второй вход

1709351

9 которого является информационным входом устройства, а выход соединен с информационным входом регистра 10 параметров объекта (РгПО), группа выходов которого связана с. пятой группой входов первого блока элементов ИЛИ (1БлСхИЛИ) и с первой группой информационных входов блока 7 оценки кода исправности(БО), группа выходов которого подключена к группе входов первого блока элементов И 11 (1Бл xN), выход которого связай с информационным входом регистра 12 результата.(PrP), выход прямого кода которого соединен"с входом блока 13 индикации(БИ) и с группой выходов 14 результатов проверки устройства, а выход обратного кода соединен с группой выходов 14 результатов проверки устройства, с первой группой входов первого блока элементов ИЛИ 4 (1БлСхИЛИ) и с группой входов результата блока 15 контроля результата (БК), имеющего информационные выходы 16,17„индикационные выходы Щ19 и установочные входы 20-1,20-2, являющиеся соответствующими выходами и входами устройства, тактовый вход блока 15 контроля результата (БК) подключен к выходу переполнения (j = fm) второго, счетчика 21 (Сч), имеюще-. го установочный вход 22, являющийся соответствующим входом устройства, управляющий выход блока 15 контроля результата (БК) соединен с входом первого блока элементов И 11 (1БлСхИ), группа контрольных выходов блока 15 контроля результата (БК) связана с группой информационных входов блока 23 управления (БУ), имеющего вход 24 запуска, индикационные выходы 25,26, информационный выход 27, являющиеся соответствующими входом и выходом устройства, с группой выходов синхронизации блока 23 управления (BY) связаны счетные входы счет иков

1 и 21, управляющие считыванием информации входы первого и второго блоков памяти таблицы неисправностей 2 и 3 (ПЗУ), вторая группа входов первого блока элементов

ИЛИ 4 (1БлСхИЛИ), управляющий считыванием информации вход регистра оценки 5 (РгО), первая группа входов второго блока элементов И 6 (2БлСхИ), управляющие считыванием информации входы блока 7 оценки кода исправности (БО), регистра 10 параметров объекта (РгПО), регистра 12 результата (PrP) и группа входов синхронизации блока 15 контроля результата (БК), при этом первый счетчик 1 (Сч) имеет установочный вход 28-1, информационный выход 28-2 и индикационный выход 29, являющиеся соответствующими входом и выходами устройства, 15

20 равляющим выходом С1(30) БУ23, а другие

30 . соединены с соответствующими выходами

Блоки 4,6,8,11 устройства и элемента блока 7 оценки кода исправности, блока 15 контроля результата, блока 23 управления типовые и реализуются серийными БИС из типовых интегральных комплектов (например, логики К155). В частности все регистры

5,10,12 имеют типовую структуру на статических триггерах,, позволяют осуществить прием прямого кода (при подаче сигнала С1), хранение и выдачу прямого,(сигнал С2) или обратного (сигнал Сз) кода, при этом установка исходного (нулевого) состояния производится сигналом Со, Считывание сигнала с единичного (С2 и нулевого (Сз) выходов триггеров регистра

5,10 производится через схемы ИЛ И (фиг.1,13), а с единичного и нулевого выходов триггеров регистра 12 производится раздельно (фиг.1,14).

Счетчики 1,21 — обычные счетчики последовательного суммирования единиц, имеющие, кроме того, установочные входы

22,28 — 1, позволяющие занести параллельно начальный код. Этот тип счетчиков имеется в серийных типовых наборах логики.

Блок оценки кода исправности представляет собой (фиг.2) и элементов ИЛИ-НЕ

30.1, одни входы которых соединены с упрегистра оценки 5, выход которых соединен с первым входом элементов И 30.2, выход которых соединен с вторым входом соответствующего (каждому элементу

ИЛИ-HE 30.1, И 30.2) элемента ИЛИ-НЕ

30.3, выход которого. соединен с входом соответствующего элемента Vi первого блока элементов И 11, причем для любого

i-ro элемента И 30.2 первый вход соединен с 1-м выходом регистра оценки 5 через i-ю схему ИЛИ-НЕ 30.1, а все другие выхоцы

Рг05 (для Ч= 1,2,...,п/ Я), кроме i-ro, подаются на (n-1) других входов i-го элемента И

30,2, соответствую1цие i-e выходы второго блока элементов И 6 и регистра 10 параметров объекта являются третьим и первым входами элементов ИЛИ-НЕ 30.3 блока оценки

7 (фиг.2).

Блок 13 индикации реализуется в виде п светодиодов, каждый из которых соединен с потенциальным единичным выходом регистра 12 результата. Индикаторы 18,19,25,26 также выполняются в виде светодиодов по одному на каждый выход соответствующего блока. Индикатор первого счетчика 29 со-. стоит из m светодиодов, где m — число разрядов счетчика, Блоки памяти таблицы неисправностей — постоянные запоминающие устрой- ства (ПЗУ 2,3) — типовые БИС ПЗУ с

1709351

10 электрическим или ультрафиолетовым стиранием или ферритовые ПЗУ для специальных управляющих систем автоматики с повышенными требованиями к механикоклиматическим режимам работы, а также любые типы ПЗУ в зависимости от типа систем управления для микропроцессорной системы, подлежащей поиску неисправностей.

Если устройство поиска неисправных блоков и элементов используется только.в конкретной микропроцессорной системе (следовательно, необходима запись одной единственной конкретной таблицы неисправностей), то целесообразно использовать

ПЗУ с пережигаемыми перемычками, так как они обладают повышенным быстродействием по сравнению с другими тйпа-. ми БИС ПЗУ. Для каждого ПЗУ блок управления выдает две команды (С1,С2).

Причем в первое ПЗУ (2) и второе ПЗУ (3) записывается одна и та же таблица неисправностей, но запись производится таким образом; чтобы обеспечивалось считывание таблицы по столбцам из первого ПЗУ

2 и по строкам второго ВЗУ 3. Код адреса для обоих ПЗУ берется один и тот же с суммирующего счетчика 1. Для расширения области npMMBHGHNsl предлагаемого устройства вместо ПЗУ может включаться также программируЕмая логическая матрица, дешифратор, регистр; счетчик и другие блоки вычислительной техники, Блок 15 контроля результата (фйг.3) включает в себя первый триггер Т 31, единичный вход которого подключен к тактовому входу(j =Jma<) блока, второй триггер Т32, нулевой и единичный входы которого соединены соответственно с первым 20-1 и вторым 20-2 установочными входами блока, n— входовый первый элемент ИЛИ 33, входы которого подключены к группе входов результата блока, а выход связан с вторым входом первого элемента И 34, выход И 34 подключен к единичному входу третьего триггера Т 35, прямой выход Т 35 соединен с первым входом второго элемента И 36 и индикационным выходом 18 блока, выход

И 36 связан с информационным выходрм

16 блока, одновременно выход первого элемента ИЛИ 33 образует вторую последовательную цепь, при этом выход ИЛИ 33 связан с вторым входом третьего элемента

И 37, выход которого подключен к единичному входу четвертого триггера Т 38, прямой выход которого соединен с первым входом четвертого элемента И 39 и индикационным выходом 19 блока, выход И 39 связан с информационным выходом 17 блока, прямые выходы третьего Т 35 и четвертого Т 38 триггеров соединены также соответственно с вторым и третьим входами второго элемента ИЛИ 40, выход которого подключен к управляющему выходу блока, прямые и инверсные выходы всех тригге5 ров (первого Т 31, второго Т 32,-третьего Т

35 и четвертого Т 38) составляют группу

KoHTpQllbHblx выходов блока, при этом сигналы инверсных выходов триггеров Т 35, Т

38 образуют сигналы а1, а, прямых выхо10 дов триггеров Т35,38 — сигналы а1, а, сигналы прямого и инверсного выходов триггера Т 32 образуют сигналы ао, ао, сигналы прямого и инверсного выходов триггера Т"31 образуют сигналы аз, аз, первые входы всех элементов И (первого И 34, второго И 36, третьего И 37, четвертого И

39), первый вход второго элемента ИЛИ 40, нулевые входы первого Т 31, третьего Т 35 и

"четвертого Т 38 триггеров подсоединены к

20 группе входов синхронизации блока.

Группа контрольных выходов блока 15 связана с группой информационных входов а,, а,, аз, аз, а, а, а1, ар блока управления 23 (БУ23), группа входовсинхронизации блока 15 связана с группой выходов синхронизации блока 23 управления: Со,С1,С2,Сз (РгРа),Ст (Б07, 2БлСхИ6), Со,С).С2,Сз (РгП010),Со,С1,С2,Сз(Рг05),С1,С (1ПЗУ2),С(,С (2ПЗУЗ), Co,Ñ2,С4 (Сч1),Co,C (Сч21),С5 (БК15),Со, С1.С2 (БК15).

Тактовый вход блока 15 подсоединен к выходу переполнения 0 = )max) второго счетчика 21 (Сч21), а управляющий выход блока (выход второго элемента ИЛИ 40 С5(40) связан с входом первого блока элементов И (1 Бл СхИ11).

Блок 23 управления (БУ23) (фиг,6) включает шифратор 41 (Ш 41), к выходу которого подключен информационный вход

40 регистра 42 (Рг42), выходы регистра 42 связаны с группой входов узла элементов И 43 (БлСхИ43), выход которого соединен с входом обнуления счетчика 44 (Сч44), выход счетчика 44 соединен с информационным

45 входом дешифратора 45 (ДШ45), с выходом дешифратора 45 связана вторая группа входов узла проверки контрольного кода 46 (К Сх46) первая группа входов которого связана с группой

50 информационных входов, помеченных символами а,, а„, аз, аз, а1, а2, а1, а2 блока 23 управления, подключенных к группе контрольных выходов блока 15 контроля результата.

55 Вцходы узла проверки контрольного кода 46 соединены с группой информационных входов коммутатора 47 (КМ047),, выходы которого образуют группу выходов синхронизации блока 23 управления и свя1709351 заны с вторым управляющим входом узла 48 контроля правильности переходов (БКП48), соединенным с одНим входом элемента

ИЛИ 106, и с входом управления выдачей результата узла 48 контроля правилвности 5 переходов, соединенным с одним входом элемента И 105, индикационные выходы

25,26 и информационный выход 27 узла 48 контроля правильности переходов являются соответствующими выходами блока 23 10 управления, первая и вторая группы информационных входов узла 48 контроля правильности переходов, соединенных с одним и другими входами схем 93 — 95 эквивалентности, связаны с выходами счетчика 44 и 15 регистра 42.

Одна группа выходов узла 46 проверки контрольного кода, помеченная символом

F1, соединена с входом шифратора 41, другая группа выходов узла 46 проверки конт- 20 рольного кода, помеченная символом Fz, соединена с четвертой группой информационных входов узла 48 контроля правильности переходов, связанных с входами элемента ИЛИ 108, выходы соответствую- 25 щих разрядов дешифратора 45, помеченных символами tBo, т а1о, та1з, соединены с третьей группой информационных входов. узла 48 контроля правильности переходов, связанных с входами элемента ИЛИ 107, 30 выход узла 46 проверки контрольного кода, помеченный символом Сч, соединен с вторым входом первого элемента ИЛИ 49, выход которого связан с нулевым входом первого триггера Т 50, инверсный и пря- 35 мой выходы которого подключены к первым входам первого элемента И 51 и второго элемента И 52, а единичный вход соединен с выходом узла 46 проверки контрольного кода, помеченный символом РП, выходы 40 элементов И 51, И 52 соединены соответственно со счетным входом счетчика 44 и входом узла элементов И 43, подачу тактовых импульсов для работы блока 2 управления осуществляет генератор 53 импульсов 45 (ГИ53),. три выхода которого соединены с вторыми входами третьего элемента И 54, четвертого элемента И 55 и пятого элемента

И 56, выход третьего элемента И 54, помеченный символом tz, соединен с вторыми 50 входами первого и второго элементов И

51, И 52 и с третьим входом синхронизации узла 48 контроля правильности переходов, связанным с нулевым входом триггера Т 102, выход четвертого элемента 55

И 55, помеченный символом т1, соединен с вторым входом синхронизации узла 48 контроля правильности переходов, связаниым с одним входом элемента И 103,-выход пятого элемента И 56, помеченный символом t, соединен с первым входом синхронизации узла 48 контроля правильности переходов, связанным, с одними входами элементов И 97, И 98, И-НЕ 109 и с управляющим входом дешифратора 45, первый вход второго элемента ИЛИ 57 соединен с инверсным выходом третьего триггера Т

63, нулевой вход которого соединен с входом 24 запуска, второй вход второго элемента ИЛИ 57 соединен с выходом ошибки узла 48 контроля правильности переходов, помеченным символом С и связанным с выходом элемента И 103, третий вход второго элемента ИЛИ 57 связан с выходом разряда дешифратора 45, помеченным символом 73е. одновременно инверсный выход третьего триггера Т 63 соединен с первым входом nepsoro элемента ИЛИ 49, с управляющим входом шифратора 41, помеченным символом Co(42), с входом узла элементов И 43, помеченных символом

Co(44), с первым управляющим входом коммутатора 47, помеченным символом

Ао, с первым управляющим входом узла 48 контроля правильности переходов, связанным с входом элемента ИЛИ 106, с одним выходом синхронизации группы выходов синхронизации блока 23 управления. помеченным символом Со и входом элемента НЕ

58 первого элемента задержки, входящего в два последовательно соединенных элемента задержки, включающих элементы НЕ

58, НЕ 59, НЕ 60, НЕ 61, выход элемента НЕ

59 первого элемента задержки соединен с вторым управляющим входом коммутатора

47, помеченным символом А19, выход элемента НЕ 61 второго элемента задержки связан с единичным входом третьего триггера Т 63, прямой выход которого подключен к единичному входу второго триггера Т

62, к нулевому входу которого подсоединен выход второго элемента ИЛИ 57, прямой выход второго триггера Т 62 подсоединен к первым входам третьего элемента И 54, четвертого элемента И 55 и пятого элемента

И 56.

Выходы узла 46 проверки контрольного кода Ai,AzÄ..,Аи,Azo, выход Ао от входа 24 запуска, инверсного выхода третьего триггера Т 63, выход А >g от выхода элемента НЕ

59 первого элемента задержки соединен с входами коммутатора 47 (фиг.6).

Коммутатор 47 (фиг.7) производит распределение микроопераций по элементам и блокам устройства поиска, вы полня ющих заданный оператор управления АО,А1, 4z,Аз,...,А19,А2о (см.табл.3) и состоит из 32 элементов ИЛИ 47.1, ИЛИ 47.2,..., ИЛИ

47.32.

14

1709351

С выходом Ао соединены входы элементов ИЛИ 47.1-47.8, при этом выход.

ИЛИ 47.1 образует сигйал Co(1), выход

ИЛИ 47.2 — сигнал Co(15), выход ИЛИ 47;3— сигнал Со(5), выход ИЛИ 47.4 — сигнал 5

Co(10), выход 47.5 — сигнал Co(12), выход

ИЛИ 47.6 — сигнал Co(35), выход 47.7 — сигнал Со(38), выход 47.8 — сигнал Со(104).

С выходом А> соединены входы элементов ИЛИ 47.11, ИЛИ 47.17, ИЛИ 47.18, 10

ИЛИ 47.30, выход ИЛИ 47.11 образует сигнал Ci(12), выход ИЛИ 47.17 — сигнал Cz(5), выход элемента ИЛИ 47,18 — сигнал Ср(10), выход ИЛИ 47.30 — сигнал С5(40).

С выходом А2 соединены входы элемен- 15 тов ИЛИ 47.9, ИЛИ 47.14, ИЛИ 47.29, выход

ИЛИ 47.9 образует сигнал С1(5), выход

ИЛИ 47.14 — сигнал С1(34), выход ИЛИ 47.29— сигнал Сз(12).

С выходом Аз соединен вход элемента 20

ИЛИ 47.5, выход ИЛИ 47.5 образует сигнал

Со(12).

С выходом А4.соединены входы элементов ИЛИ 47.11, ИЛИ 47.17, ИЛИ 47.18, ИЛИ 47.27, ИЛИ 47.32, выход ИЛИ 47;11 25 образует сигнал С (12), выход ИЛИ 47.17— сигнал Cz(5), выход ИЛИ 47.18 — сигнал

Сг(10), выход ИЛИ 47,27 — сигнал C>(S), выход

ИЛИ 47.32 — сигнал Ст(6), Су(30).

С выходом А5 соединены входы элемен- 30. тов ИЛИ. 47.10, ИЛИ 47.15, ИЛИ 47.29, выход ИЛИ 47.10 образует сигнал С1(10), выход

ИЛИ 47.15 — сигнал С1(37), выход ИЛИ 47.29— сигнал Сз(12).

С выходом А6 соединены входы эле- 35 ментов ИЛИ 47,3, ИЛИ 47.5; ИЛИ 47.6;

ИЛИ 47.7, ИЛИ 47.12, ИЛИ 47.13, ИЛИ 47.16, выход ИЛИ 47,3 образует сигнал Со(5), ИЛ И 47.5- сигнал Co(12). ИЛИ 47.6 — сигнал

Со(35), ИЛИ 47.7 — сигнал Со(38), ИЛИ 47.12 — 40 сигнал С1{2), ИЛИ 47.13 — сигнал Ci(3), ИЛИ 47.16 — сигнал Cz(1);

С выходом Ат соединены входы элементов ИЛИ 47.9, ИЛИ 47.18, ИЛИ 47;20, выход ИЛИ 47.9 образует сигнал Ci(5), 45 выход ИЛИ 47.18 — сигнал Сг(10), выход

ИЛИ 47.20 — сигнал Сг(2).

С выходом Аз соединены входы элементов ИЛИ 47.3, ИЛИ 47.14, ИЛИ 47.29; выход 50

ИЛИ 47.3 образует сигнал Co{5), выход ИЛИ

47.14 — сигнал С1(34), выход 47,29 — сигнал

Сз(12).

С выходом Ад соединены входы элемен, тов ИЛИ 47.9, ИЛИ 47,29, выход ИЛИ 47.9 55 образует сигнал C1(5),выход ИЛИ 47,29— сигнал Сз(12).

С выходом А1о соединены входы элементов ИЛИ 47,5, ИЛИ 47.9, ИЛИ 47.21, выход ИЛИ 47.5 образует сигнал Со(12), выход ИЛИ 47.9 — сигнал Ci(5), выход 47.21— сигнал С2(3).

С выходом А11 соединены входы элементов ИЛИ 47.8, ИЛИ 47.11, ИЛИ 47.18, ИЛИ 47.27, ИЛИ 47.32, выход ИЛИ 47,8 образует сигнал Со(104), ИЛИ 47.11 — сигнал

С1(12), ИЛИ 47.27 — сигнал С:(5), ИЛИ 47.32— сигнал Су(6),. Ст(30), ИЛИ 47.18 — сигнал

Cz(10).

С выходом Аа соединены входы элементов ИЛИ 47.16, ИЛИ 47.19, ИЛИ 47.22, ИЛИ 47.23, ИЛИ 47,24, выход ИЛИ 47.16 обраэуетсигнал C2(1), ИЛИ 47 19-сигнал С2(12), ИЛИ"47.22 — сигнал Cz(36), ИЛИ 47.23 — сигнал С2(39), ИЛИ 47.24 — сигнал Сг(105).

С выходом А з соединены входы элементов ИЛИ 47.4, ИЛИ 47.12, ИЛИ 47.13, ИЛИ 47.16, выход ИЛИ 47,4 образует сигнал

Co(10), выход ИЛИ 47.12 — сигнал С1(2), выход 47,13 — сигнал С1(3), выход ИЛИ 47.16— сигнал С2(1).

С выходом А14 соединены входы элементов ИЛИ 47.10, ИЛИ 47.21, выход ИЛИ

47.10 образует сигнал С (10), выход ИЛИ

47.21 — сигнал Сг(3).

С выходом A

Cz(10), выход ИЛИ 47.30 — сигнал С5(40), выход ИЛИ 47.32 — сигнал Ст(6), Ст{30).

С выходом А1е соединены входы элементов ИЛИ 47.11, ИЛИ 47.27, ИЛИ 47.28, ИЛИ 47.30, ИЛИ 47,32, выход ИЛИ 47.11 образует сигнал С1{12); выход ИЛИ 47.127— сигнал Сз(5), ИЛИ 47.28 — сигнал Сз(10), ИЛИ

47.30 — сигнал Сь(40), ИЛИ 47.32 — сигнал

C7(6), Ст(30).

С выходом Ап соединены входы элементов ИЛИ 47.5, ИЛИ 47.6, ИЛИ 47.7, ИЛИ

47.8, выход ИЛИ 47.5 образует сигнал

Co(12), выход 47.6 — сигнал Co(35), выход

ИЛИ.47.7 — сигнал Со(38), выход ИЛИ 47.8— сигнал Со{104).

С выходом А1в соединены входы элементов ИЛИ 47.25, ИЛИ 47.26, выход ИЛИ

47.25 образует сигнал С4{1), выход ИЛИ

47.26 — сигнал C4(15).

С выходом Aig соединены входы элементов ИЛИ 47.9, ИЛИ 47.31, выход

ИЛИ 47.9 образует сигнал С1(5), выход

ИЛ И 47.31 — сигнал Се(4).

С выходом Аго соединены входы эле.ментов ИЛИ 47.15, ИЛИ 47.29, выход ИЛИ

47.15 образует сигнал С (37), выход ИЛИ

47.29 — сигнал,Сз(12).

Узел проверки контрольного кода 46 (фиг.8) реализует булевы функции табл.1 блока управления БУ23 и состоит из двух

1709351

16 элементов И 64,. И 65, первые входы которых .соединены с выходом дешифратора 45, помеченным симводом tag, второй вход И 64 соединен с выходом а2, а второй вход И 65 с выходом а, выход И 64 образует сигнал

А6 и соединен одновременно с первым входом элемента ИЛИ 66, второй вход которого соединен с ta>s, а выход образует сигнал fy(Ao) и соединен с входом последовательности элементов ИЛИ 67, HE 68, при этом выход ИЛИ 67 формирует сигнал РП, а выход НЕ 68 сигнал Сч, выход гааз соединен с первыми входами элементов И,69, И 70, И 71, И 72, причем выход элемента И 72 соединен с первым входом элемента ИЛИ 73, к трем другим входам которого подсоединены выходы И 65, таи, И 70; вторые входы И 69, И 71 соединены с а, а третьи с %, четвертый вход И 69 соединен с аз, а И 71 с сИ, га1о соединен с первым входом И 74; %> с вторым входом

И 74, а а с вторым входом И 77, первые входы элементов И 76, И 77, И 79 соединены с т31о, вторые входы И 76 и И 79 соединены с ао, а третьи входы И 76, И 77 с аъ аа с третьими входами И 74, И 79, с четвертым входом И 74 соединен аз, а аз с четвертым входом И 79, выходы И 76, И 77 образуют сигналы Ag, A)5, а через схему ИЛИ-НЕ 78 образуют сигнал т11, и выход ИЛИ-HE 78. подсоединен к четвертому входу ИЛИ 67, второй и третий вход И 70 соединены с входами Й.и ао, а второй вход И 72 с ао, выходы И 65, И 70, И 72 и т а14 объединяются через элемент ИЛИ 73, выход которого соединяется с вторым входом ИЛИ 67, одновременно выход ИЛИ 73 образует сигнал 16(А 12).

Выход И 71 образует сигнал А17 и совместно с выходом И 74 через элемент ИЛИ 75 образует сигнал 114(А17}, который подсоединен одновременно к третьему входу ИЛИ

67, выходы И 69, И 79 через элемент ИЛИ

80 образует сигналы И(А18), и выход ИЛИ

80 подсоединен к пятому входу ИЛИ 67, к шестому входу которой подсоединен fo =

= гав. Кроме того, узел 46 проверки контрольного кода содержит элементы И 81, И

82...„И 90, при этом первые входы И 81, И

83, И 85, И 87, И 90 соединены с ао, а первые входы И 82, И 84, И 86, И 88, И 92 с ао, вторые входы И 81, И 82 соединены с tag, вторые входы И 83, И 84 соединены с га11, второй вход И 85 с та1, вторые входы И 86, И 87 с ta, вторые входы И 88, И 90 с tав, при этом выходы И.81-И 86 образуют соответственно сигналы Ав, А14, Аю, А16, А11, А1з, а выходы И 87, И .88 объединяются элементом ИЛИ 89 и обраt зуют сигнал Ат, выход И 90 и ta< объединяются элементом ИЛИ 91 и образуют сигнал

А1, второй вход И 92 соединен с чаи, а

: выход И 92 образует сигнал Аю.

5 Блок 23 управления содержит узел 48 контроля правильности переходов (фиг.6) из одного состояния в другое. На основании алгоритма работы блока управления БУ23 (фиг.4) получен граф переходов (фиг.5). Ана10. лиз фиг.5 показывает, что переходы из одного состояния в другое, отличные от счетного режима, .осуществляются в состоянии

0,6,7,14,15 (табл.2).

Как видно из табл.2, кроме переходов 615 О, 1045, 13+6, у всех других переходов обязательно в двух состояниях ai(t} и а +1(т+1) должны быть тождественны по крайней мере три бита из четырех в регистре памяти 42 и счетчике 44 блока управления 23, 20 На этом свойстве и построен узел 48 контроля правильности переходов (фиг.6), который содержит схемы 93 — 96 эквивалентности, входы которых соединены с прямыми выходами триггеров регистра 42 и

25 счетчика 44 и образуют первую и вторую группы информационных входов узла, выходы схем 93-96 эквивалентности различными комбинациями три из четырех выходов связаны с вторыми входами перво30 ro элемента И 97, второго элемента И 98 и третьего. элемента И 99, выходы схем

93,94,96 эквивалентности соединены с вторым входом элемента И 97, выходы схем-93,95,96 эквивалентности соединены

35 с вторым входом элемента И 98, выходы схем 94,95,96 эквивалентности соединены с вторым входом элемента И 99, выходы первого-третьего элементов И 97 — И 99 подключены к входам элемента ИЛИ-HE

40 100, выход которого соединей с вторым входом четвертого. элемента И 101, выход которого связан с единичным входом первого триггера Т 102, нулевой вход которого подключен к третьему входу синхрониза45 ции узла, а прямой выход к первому входу пятого элемента И 103, второй вход которого соединен с вторым входом синхронизации узла, а выход с выходом ошибки. узла и с единичным входом второго триггера

50 Т 104, инверсный выход которого связан с первым входом шестого элемента И 105, второй вход которого подключен ко входу управления выдачей результата узла, а нулевой- вход связан с выходом первого элемента ИЛИ 106, два входа которого служат. первым и вторым управляющими входами узла, прямой выход второго триггера Т 104 и выход шестого элемента И 105 являются двумя индикационными выходами 25,26 и

1709351 информационным выходом 27 узла. группа входов второго элемента ИЛИ 107 и третьего элемента ИЛИ 108 соединены с третьей и четвертой группами .информационных входов узла, выходы второго элемента ИЛИ

107 и третьеГо элемента ИЛИ 108 соединены с первым и вторым входами элемента

И-НЕ 109, третий вход которого и первые входы первого элемента И 97, второго элемента И 98 и третьего элемента И 98 соединены с первым входом синхронизации узла; выход элемента И-НЕ 109 соединен с первым входом четвертого элемента И 101. Шифратор 41 блока 23 управления (фиг.9) включает в себя шесть элементов

ИЛИ 110.1,110.2...,110.6 с числом входов равным двум (ИЛЙ 110.1,110.2,110.6), равным трем (ИЛИ 110.5) и четырем (ИЛИ

110.3,110.4), соединенных по матричной схеме с выходами узла..46 проверки контрольного кода, помеченным символами

1оЛ617,114115

На фиг,9 показана. структура регистра

42, состоящая из триггеров T 42.1, Т 42.2, Т

42.3, Т 42.4 и цепи установки регистра Pr42 блока 23 управления в нулевое. состояние через элемент.ИЛИ 112, один вход которого соединяется с выходом доуэла 46 проверки .контрольного кода, на другой вход подается сигнал Со(42), и элементы ИЛИ 110.1„...

ИЛИ 110,6 шифратора 41 сигналом Сс(42).

Там же показана структура узла элементов

И 43, синхронизируемая выходом tz элемента И 54 блока 23 управления, и цепи установки в нулевое (исходное) состояние триггеров счетчика 44 блока 23 управления через элементы ИЛИ.111.1,..., ИЛИ 111.4 узла элементов И 43 сигналом Сс(44).

Счетчик 44 представляет собой четырехразрядный двоичный счетчик, на счетный вход которого поступают сигналы т элемента И 51 блока 23 управления, а на единичные входы триггеров Т 44.1„... Т 44.4— сигналы с выходов узла элементов И 43.

Выходы счетчика 44 саединены с входами дешифратора 45 (фиг.6).

На фиг.9 показаны связи счетчика 44 с узлом элементов И 43. Счетчик 44 может быть реализован на интегральной микросхеме типа К155ИЕ7 или типа КМ155ИЕ7.

Генератор 53 импульсов состоит (фиг.10) из генератора 113 тактов (П), счетчика 114 и дешифратора 115, первые выходы которого обеспечивают выдачу периодически повторяющихся разнесенных во времени импульсов х; х1, т . Эта схема наиболее проста и требует типового двухразрядного счетчика 114 и дешифратора 115 на два входа и четыре выхода, Однако недостатком такой реализации

ГИ53 (хотя и приемлемо