Управляемый делитель частоты следования импульсов

Управляемый делитель частоты следования импульсов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.. Цель изобретения — повышение быстродействия - достигается введением блока 2управления, регистра 3, мультиплексора 5, первого и второго элементов ИЛИ- НЕ 1 и 6, элeмeнta И-ИЛИ 9 и шины 11 запуска. Устройство также содержит двоичный счетчик 4 импульсов, элементы 7 совпадения, элемент,ИЛИ 8, входнуй шину 10, шину 12 кода управления, выходную шину 12. Зил.»w^Ё

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 Н 03 К 23/00

ГОсудАРстВениый КОмитет

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

re{ (21) 4770584/21 (22) 19.12.89 (46) 30.01.92. Бюл. 3Ф 4 (71) Харьковский государственный университет им. А.M. Горького (72) И.Г.Черный, B.Ô.Áîðîíèëî и В.П. Середа (53) 621.374(088.8) (56) Лейнов М.Л. и др. Цифровые делители частоты на логических элементах, M,: Энергия, 1975, с. 69, рис. 3-14, б., Авторское свидетельство СССР

¹ 1149401, кл. Н 03 К 23/00, 1982.

„„. Ж,„, 1709515 А1 (54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛ6 ЧАСТОТЫ

СЛЕДОВАНИЯ ИМПУЛЬСОВ (57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. Цель изобретения — повышение быстродействия — достигается введением блока 2 управления, регистра 3, мультиплексора 5, первого и второго элементов ИЛИНЕ I и 6. элемента И вЂ” ИЛИ 9-и шины 11 запуска. Устройство также содержит двоичный счетчик 4 импульсов, элементы 7 совпа дения, элемент ИЛИ 8, входную шину 10, шину 12 кода управления, выходную шину

12. 3 ил, 17095 15

25

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.

Известен кольцевой делитель частоты, содержащий п JК-триггеров, счетные входы которых соединены с тактовым входом уст-. ройства, прямой и инверсный выходы каждого JÊ-триггера, кроме п-го, соединены соответственно с J- и К-входами последующего.

Однако, несмотря на высокое быстродействие и относительную простоту схемы, при большом коэффициенте деления для его построения требуется большое числа счетных триггеров, а также коэффициент деления его не может измениться, посредством внешнего управления.

Наиболее близок к изобретению по технической сущности управляемый делитель частоты следования импульсов, содержащий двоичный счетчик импульсов, счетный вход которого соединен с входной шиной, а разрядные выходы — с первыми входами соответствующих элементов совпадения, вторые входы которога подключены к шинам кода управлений, выходы — к входам элемента ИЛИ.

Недостаток известного устройства состоит в низком быстродействии.

Целью изобретения является повышение быстродействия.

Цель достигается тем, что в управляемый делитель частоты следования импульсов, содержащий входную шину, двоичный счетчик импульсов, раазрядные выходы которого соединены с первыми входами соответствующих элементов совпадения, вторые входы которых подключены к шинам кода управления, а выходы — к входам элемента ИЛИ, введены блок управления, регистр, мультиплексор, первый и второй элементы ИЛИ-НЕ, элемент И вЂ” ЙЛИ, шина запуска, выходная шива, соединенная с выходом элемента И-ИЛИ и с первым входом блока управления, второй вход которого подключен к шине запуска и R-входу регистра, третий вход соединен с выходом пер-вого элемента ИЛИ вЂ” НЕ и первым входом элемента И-ИЛИ, четвертый. вход соединен с шинами кода управления, входами первого элемента ИЛИ-HE и вторыми входами элементов совпадения, пятый вход соединен с вМходом элемента ИЛИ, шестой вход подключен к инверсному выходу мультиплексора, первый выход. соединен с установочным P-входом двоичного счетчика, второй выход соединен с вторым входом элемента И-ИЛИ, третий выход соединен с адресными S-входами мультиплексора, ин формационные входы которого соединены с разрядными выходами регистра и входами второго элемента ИЛИ вЂ” НЕ, а прямой выход подключен к третьему и четвертому входу., 5 элемента И вЂ” ИЛИ, счетному входу двоичного счетчика и к входу Р1 регистра, V — вход задания режима которого соединен с выходом второго элемента ИЛИ вЂ” НЕ, а тактовый

С-вход соединен с входной шиной, Введение вышеуказанных элементов и связей приводит к тому, что период следования входных импульсов ограничен только временем задержки распространения сигнала в регистре сдвига и мультиплексоре, образующих высокочастотный тракт, где операции сравнения и сброса отсутствуют, что значительно увеличивает быстродействие делителя.

На фиг. 1 представлена электрическая структурная схема устройства; на фиг, 2 .— реализация блока управления; на фиг, 3— временная диаграмма работы устройства, Делитель содержит элемент ИЛИ вЂ” НЕ 1, блок 2 управления, регистр 3, двоичный счетчик 4 импульсов, мультиплексор 5, элемент ИЛИ-HE 6, элементы 7 совпадения, элемент ИЛИ 8, элемент И вЂ” ИЛИ 9,. входную шину 10, шину 11 запуска, шины 12 кода управления, выходную шину 13. Блок 2 управления содержит элемент ИЛИ-НЕ 14, ИЛИ 15 RS-триггеры 16, 17, инвертар 18, элемент ИЛИ вЂ” НЕ 19, ИЛИ 20, элемент И 21, мультиплексор 22, элемент 23 задержки переднего фронта импульса, входная шина 10 соединена с тактовым С-входом регистра 3, Ч-вход задания режима которого соединен с выходом элемента ИЛИ вЂ” НЕ 6, входы которого подключечы к информационным входам мультиплексора 5 и к разрядным вцходам регистра 3, Р1-вход которого подключен к прямому выходу мультиплексора 5, третьему и четвертому входам элемента И—

ИЛИ 9 и к счетному входу двоичного счетчика 4, разрядные выходы которого соединены с первыми входами соответствующих элементов 7 совпадения, вторые входы которых подключены к шинам 12 кода управления, а выходы — к входам элемента

ИЛИ 8, выход которого соединен с пятым

50 входом блока 2 управления, подключенным к первому входу элемента ИЛИ вЂ” НЕ 14, второй вход которого соединен с третьим входом блока 2 управления, подключенным к выходу элемента ИЛИ вЂ” НЕ 1, а выход соединен с первым S-входом RS-триггера 16, вторай S-вход которого соединен с вторым входом элемента И 21 и с шестым входом блока 2управления, подключенным к инверсному выходу мультиплексора 5, адресные

S-входы которого соединены с третьим вы1709515 ходом блока 2 управления, подключенным к Делитель работает в двух режимах— выходам мультиплексора 22, информациан- режим работы только с высокочастотным ные входы которого, кроме Ан-1; ВО...Вн1; C>, трактом и режим совместной работы высоCt+1, подключены к четвертому входу блока кочастотного и низкочастотного трактов.

2 управления, соединенному с шинами кода 5 Высокочастотный тракт работает по управления, информационные входы Ан. ; принципу проталкивания единицы через

В ...В 1, Вя-1Сн-1заземлены.навходыВ, С подан ячейки кольцевого регистра сдвига, число уровень логической "1" с выхода инвертора которых в кольце равно значению коэффи18, адресный вход So соединен с выходом циента пересчета высокочастотного тракта элемента ИЛИ-НЕ 19, а адресный, вход St 10 Кп. Пусть высокочастотный тракт делит соединен с прямым выходом RS-триггера 16, входную импульсную последовательность с первым входом элемента ИЛИ вЂ” НЕ 19, с Евх.на n (Kn =-и), получая на своем выходе вторым входом элемента ИЛИ20ис входом . Feûx элемента 23 задержки переднего фронта сигнал с частотой "" . Общий коэффициимпульса, выход которого соединен с вто- 15 ент деления можно представить как К = п m+ рым выходом блока 2 управления, подклю- ., К ченным к второму входу элемента И-ИЛИ 9, д " и первый вход которого соединен с выходом Низкочастотный тракт подсчитывает mэлемента ИЛИ вЂ” НЕ 1 и третьим входом бло- Fâõ -.

20 входу элемента ИЛИ вЂ” НЕ 19 и к первому Fâx входу элемента MJlM 20, выход которого со- импУльса сигнала и показывает, что всеединен с первым восходом блока 2 управле- . го считано n(m — 1) импульса. Так как К = n(mRния, подключенным к установочному -1) + (п + а), то остается считать и +

-входу двоичного счетчика 4, а второй вход 25 импульсов Рвх. Поэтому с приходом (m — 1)-ro а блока управления подключен к шине t1 за- импульса с выхода высокочастотного тракта пуска, R-входу регистра 3, третьему входу блок управления увеличивает его коэффициэлемента ИЛИ 20 и первому ВхоАу элемента . ент пересчета до величины K> = и+ а. РаспиИЛИ 15

5, второй вход которого соединен с, шем этот процесс, так- как он является выходом элемента И 21„. первый вход кото- 30 ключевым местом. С очередным проходом рого соединен с выходом RS-триггера 17, единицы через п ячеек кольцевого регистра

R-вход которого соединен с инверсным вы- - сдвига на его выходе формируется m — 1 имходом RS-триггера 16, два R-входа которого пульс, который считывается низкочастотсоединены с выходом элемента ИЛИ l5, ным трактом, Далее единица по коль пичм р е первый вход блока 2 управления 35 переходит в первую ячейку и продолжает

Г единица по кольцу, подключен к выходу элемента И-ИЛИ 9 и к .. сдвигаться в соответствии с F x. Параллель$-входу RS-триггера 17, но с-этим количество ячеек в кольце увелиРегистр 3, мультиплексор 5, элемент - чивается от п до n + а, что и соответствует

ИЛИ вЂ” НЕ 6, представляющие высокочастот-. увеличению K„Kn = n+ а. Длиный тракт деления, соединены таким обра- 40 тельность этого процесса увеличения завизом, что образуют кольцевой регистр сдвига - сит от. быстродействия низкочастотного с управляемым по величине кольцом (пет-. тракта (время счета (m 1)-го импульса), от лей рециркуляции). Блок 2 управления изме- быстродействия блока управления (выдача няет количество ячеек регистра 3Ä Kв в высокочастотный тракт) и в кольцо; в соответствии со значением об- 45 от быстродействия мультиплексора (измещего коэффициента деления К и содержи- нение величины кольца). В течение этого мым двоичного счетчика 4, образующего с . времени единица успевает сдвинуться в реэлементами 7 совпадения и элементом ИЛИ гистре на j ячеек. Очевидно, что значение n

8 низкочастотный тракт деления. слЕдует выбирать таким, чтобы| < и. Именно

Элемент ИЛИ вЂ” НЕ 1 предназначен для 50 то, что в последней операции счета досчитыдешифрации кода управления и определяет вается не просто остаток- а, а величина и+ а, режим работы устройства. Уровень логиче- дает возможность полноценно считать этот с ой "1" на его выходе соответствует работе остаток. В противном случае, если бы считывысокочастотного тракта делителя, а уро- вался просто остаток а, то при значении а вень логического "0" — подключению низко- 55 меньшем значения/, отражающем задержку частотного тракта. переключения, появлялась бы сбойная ситу-

По шинам 12 кода управления переда- ация. Далее полученный при прохождении ется коэффициент деления К в двоичном n + а ячеек регистра импульс является выкоде разрядностью L., ходным, по которому вновь устанавливается

1709515

Кл = n и процедура повторяется в описанном выше порядке, Причем.при изменении К> от значения п + а до.значения и, требующего определенного времени, из-за n > j не возникает сбойных ситуаций. Если общий коэффициент деления меньше 2е (К < 2п), тогда деление выполняется только высокочастотным трактом.

Рассмотрим подробнее величину и, которая является минимальным значением коэффициента пересчета Кп высокочастотного тракта. Пусть и = 2, где i — число, принимаю-! щее только целые значения. Тогда К =- 2 (m-1)

+ (2 + а), 8 результате разности быстродействий высокочастотного и низкочастотного трактов за время, необходимое для считывания низкочастотным трактом (m — 1)-ro импульса с выхода высокочастотного тракта и увеличения в последнем коэффициента пересчета К> до значения и + а, единица в регистре 3 под действием Fgy успеет сдвинуться на j ячеек. Поэтому значение и = 2

i слецует выбирать таким, чтобы j < -n или j <

< 2. Таким образом величина i определяет число 2, показывающее, во сколько раз макi симально допустимая входная частота (быстродействие) высокочастотного тракта

F" " 8 {F x""" ) больше максимально допустимой входной частоты (быстродействия) низкочастотного тракта F<

i 8 макс

Причем 2 макс н

Следовательно, макс («Е, + 1од2(M «) ). ., Рн

Пусть коэффициент деления К < 2, тогi+1 да деление Fax выполняется только высокочастотным трактом. Если К 2

i+1 подключается низкочастотный тракт, Теперь очевидно, что число i также является номером разряда общего коэффициента деления К, представленного в двоичном коде разрядностью L, и становится понятным удобство представления числа и в виде 2 . !

Рассмотрим более подробно работу предлагаемого устройства. При отсутствии сигнала "Пуск", передаваемого по шине 11 запуска, на ней присутствует уровень логической "1", что соответствует блокировке работы высокочастотного и низкочастотного трактов и установке в исходное состояние элементов синхронизации.

Ь начальном состоянии на шине 11 запуска присутствует уровень логической "1" (см, фиг. Зб), что соответствует установке в ноль регистра 3, сбросу в ноль RS-триггера

16 (см, фиг, Зж), который в свою очередь сбрасывает в ноль RS-триггер 1У, и переводу счетчика 4 в режим начальной установки (см. фиг. Зэ, и).

Если коэффициент деления меньше 2

i+1 что определяется элементом ИЛИ вЂ” НЕ 1, ра5 ботает только высокочастотный тракт. При этом уровень логической "1" с выхода эле-, мента ИЛИ-НЕ 1, поступая на второй вход элемента ИЛИ-НЕ 14, блокирует прохождеwe сигнала с выхода элемента ИЛИ 8 на

10 первый S-вход RS-триггера 16, а также, поступая на элемент ИЛИ вЂ” НЕ 19, устанавливает уровень логического "0" на адресном входе Яо мультиплексора 22, на адресном входе Si которого также присутствует уро15 вень логического "0", так как RS-триггер 16 в нулевом состоянии. При этом мультиплексор 22 подключает шины Ко...К| кода управления к адресным входам So...Si мультиплексора 5, определяя таким обра20 зом петлю рециркуляции кольцевого сдвигового регистра, в которой используемое число разрядов регистра 3 равно коэффициенту деления К, До прихода сигнала "Пуск" на шине 11 запуска присутствует уровень

25 логической "1", которой, проходя Hà R-вход регистра 3, обнуляет его, Уровень логического "0" на всех выходах регистра 3 соответствует уровню логической "1" на выходе элемента ИЛИ вЂ” НЕ 6, который, проходя на

30 V-вход регистра 3, переводит.его в режим записи информации при условии отсутствия

"1" на R-входе. С приходом сигнала "Пуск" на шине 11 запуска устанавливается уровень логического "0", Регистр 3 записывает

35 "1" в первый разряд, и на выходе элемента

ИЛИ вЂ” НЕ 6 устанавливается уровень логического "0", что соответствует переводу регистра 3 в режим сдвига информации в направлении 01DN, где и = 2 + (2 — 1). Коэф40 фициент деления К по шинам КО...К через мультиплексор 22 поступает на адресные входы S<...Si мультиплексора 5, подключая тем самым выход Ок-ro разряда регистра 3 (к = К) к его 01-входу, Импульсы с входной

45 шины 10, поступая на С-вход регистра 3; проталкивают "1" по разрядам, входящим в установленную петлю рециркуляции. На прямом выходе мультиплексора 5 формируется сигнал, представляющий собой им50 пульсы с частотой следования в К раз меньше F», который, проходя через элемент И-ИЛИ 9, поступает на выходную шину 13.

Если коэффициент деления К > 2 "1, на

55 выходе элемента ИЛИ-НЕ 1 устанавливается уровень логического "0" (см. фиг. Зв), который, воздействуя на элемент ИЛИ 20, переводит счетчик 4 в режим счета (см. фиг.

Зв, и) и, поступая на второй вход элемента

ИЛИ-НЕ 14, разблокирует его. Также, воз1709515

10 действуя на элемент ИЛИ-НЕ 19, на адресном входе $0 мультиплексора 22 устанавливается уровень логической "1", что соответствует прохождению на адресные входы S мультиплексора 5 кода числа 2 (см. фиг . 3r). С прямого выхода мультиплексора

Fex

5 сигнал поступает на счетный вход "+1"

2 счетчика 4, в первый разряд которого уже записана "1". Информация с выходов Q счетчика 4 сравнивается с разрядами Кь..К кода коэффициента деления с помощью элементов 7 совпадения и элемента ИЛИ 8, на выходе которого при совпадении информации устанавливается уровень логического

"0" (см. фиг. 3e), который через элемент

ИЛИ вЂ” НЕ 14 поступает на первый S-вход

RS-триггера 16, на второй S-вход которого поступает сигнал с инверсного выхода мультиплексора 5. Таким образом при исчезновении на выходах мультиплексора 5 последнего импульса сигнала RS-тригFax

2i гер 16 перебрасывается в единичное состояние (см. фиг. Зж), Это приводит к появлению "1" на выходе элемента ИЛИ 20, что соответствует переводу счетчика 4 в режим начальной установки (см. фиг. Зи, з).

Также "1" с прямого выхода RS-триггера 16, проходя через элемент 23 задержки переднего фронта импульса, задерживается на время, необходимое для срабатывания мультиплексоров 22 и 5, и поступает на вход элемента И вЂ” ИЛИ 9, что соответствует подключению прямого выхода мультиплексора

5 к выходной шине 13, а также к пояалению

"0" на адресном входе So мультиплексора 22 и "1" на его адресном входе Sq, что соответствует установке на адресных входах S мультиплексора 5 двоичного крда досчета (а+

+ 2) (см. фиг, 3r), где остаток а передается в

< двоичном коде по шинам КО...K кода управления, За время, необходимое на выполнение вышеописанных операций, на С-вход регистра 3 поступает j импульсов F», причем j < 2. На выход мультиплексора 5 и, ! следовательно, на выходную шину 13 пройдет (а+2 }-й импульс (см. фиг. Зк), который, поступая на S-вход RS-триггера .17, перебросит его в единичное состояние, Единица с выхода RS-триггера 17 проходит на первый вход элемента И 21, на втором входе которого установится "1" при исчезновении импульса на выходах мультиплексора 5. При этом на выходе элемента И 21 устанавливается уровень логической "1", который, проходя через элемент ИЛИ 15, сбрасывает, RS-триггер 16 (см. фиг. Зж) в ноль, который, в свою очередь, по инверсному выходу сбрасывает в ноль RS-триггер 17. Таким образом элементы синхронизации и управления установлены в исходное состояние и цикл деления повторяется в описанном порядке. На

5 выходной шине 13 формируется сигнал (см. фиг. Зк), представляющий собой импульсы с частотой следования в К раз меньше частоты следования входных импульсов Fex, причем

10 K=2(m — 1)+(2+а), где m = En+ I — .

К

2!

Длительность выходных импульсов равна периоду следования входных импульсов.

В случае использования для построения делителя ИС К 1600 серии элементы ИЛИНЕ.1, 6, 19, 14 и элементы ИЛИ 15, 20 реализуются на ИС К1500ЛМ101, элемент

И-ИЛ И 9 реализуется на И С К1500Л К117 и

К1500ЛМ102, инвертор 18 реализуется на

ИС К1500ЛМ102, RS-триггеры 16, 17 реализуются на ИС К1500ТМ130 и К1500ЛК117,. счетчик 4 реализуется на ИС К1500ИЕ136, элементы 7 совпадения и элемент ИЛИ 8 реализуются на ИС К1500ЛП102, мультиплексор 5 реализуется на ИС К1500П164; мультиплексор 22 — на ИС К1500КП155, регистр 3 — на ИС К1500ИР141. Учитывая задержку распространения сигнала в

30 используемых ИС, определяем 1.3, Исходя из ТУ на ИС К1500 серии (д КО-.348,673}, рассчитаем миним а л ь н ы и и е риод следования входной импульсной последовательности для предложенного делителя и прототипа, для предложенного делителя суммарное время, задержки на выполнение операции сдвига информации в регистре сдвига 1,9 нс, прохождения информации через мультиплек40 сор 1,8 нс и предустановки по входу 01 регистра 3 1 нс равно 1,9 + 1.8 + 1 = 4,7 нс, т.е. F " » = 213 МГц.

Для прототипа суммарное время задержки на выполнение операции счета счетчиком импульсов 2,5 нс, срабатывание элементов сравнения кодов 1,3 нс, срабатывание элемента НŠ— ИЛИ 1,3 нс, выполнение операции сброса счетчика 4,8 нс, срабатывание элементов сравнения кодов и

50 элемента НŠ— ИЛИдля снятия сигнала сброса счетчика 1,3 нс + 1,3 нс =. 2,6 нс равно 2,7+ °

+ 1,3 + 1,3 + 4,8 + 2,6 = 12,7 нс, т.e. F"exeex = .—.78,7 МГц.

Пусть устройство-прототип реализовано только на счетчйке серии К1500ИЕ136. тогда суммарное время задержки на выполнение операции обратного счета и формирование сигнала переноса по.приходу тактового сигнала на вход синхронизации С

1709515

I

5 нс, выполнение операции загрузки по приходе сигнала низкого уровня с выхода переноса ТС на- вход управления режимом работы S2 4,8 нс, выполнение операции установления режима обратного счета по приходе сигнала высокого уровня с выхода переноса ТС на вход управления режимом работы $2 4,8 нс, после выполнения которой, возможен приход следующего тактового сигнала на вход синзхронизации С, равно 5

+ 4,8 + 4.8 - 14,6 нс, т.е. Р х" " = 68.5 МГц.

При увеличении числа разрядов рассмот.ренных устройств-npotownos потребуется включение нескольких корпусов счетчиков, что приведет к значительному снижению быстродействия. Заявленное устройство лишено этого недостатка.

Таким образом при любом коэффициен.те деления быстродействие предложенного управляемого делителя равно быстродействию его высококачественного тракта, кото. рое значительно выше, быстродействия йрототипа. Полученный эффект достигается введением регистра и мультиплексора. образующих высокочастотный тракт деления, и блока управления, изменяющего его коэффициент пересчета (петлю рециркуляции).

Упрощается работа делителя, которая сводится к проталкиванию логической единицы по кольцу рециркуляции и исключаеФ такие длительные операции, как загрузка счетчика, изменение его режима работы, формирование сигнала переноса.

Ф.ормула изобретения

Управляемый делитель частоты следования импульсов, содержащий двоичный счетчик импульсов, разрядные выходы которого соединены с первыми входами соответствующих элементов совпадения, вторые входы которых подключены к шинам кода управления, выходы — к соответствую5 щим входам элемента ИЛИ, входную и выходную шины, отличающийся тем, что, с целью повышения быстродействия, в него введены блок управления, регистр, мультиплексор, первый и второй элементы ИЛИ10 НЕ, элемент И-ИЛИ и шина запуска, причем выходная шина соединена с выходом элемента И-ИЛИ и с первым входом блока управления, второй вход которого подключен к шине запуска и R-входу регистра, третий

15 вход соединен с выходом первого элемента

ИЛИ-НЕ и с первым входом элемента ИИЛИ, четвертый вход — с шинами кода управления, с соответствующими входами первого элемента ИЛИ вЂ” HE и с вторыми вхо20 дами элементов совпадения, пятый вход — с выходом элемента ИЛИ, шестой вход — с инверсным выходом мультиплексора, ïåðвый выход блока управления соединен с установочным P-входом двоичного счетчика

25 импульсов, второй выход —. с вторым входом элемента И-ИЛИ, третий выход — с адресными S-входами мультиплексора. информационные входы которого соединены с разрядными выходами регистра и с выхода30 ми второго элемента ИЛИ-НЕ; прямой выход - с третьим и четвертым входами ,элемента И-ИЛИ, со счетным входом двоичного счетчика импульсов и с последовательным входом Д1 сдвига в сторону старших

35 разрядов регистра, V-вход задания режима которого. соединен с выходом второго элемента ИЛИ-НЕ, тактовый С-вход — с входной шиной.

- 1709515 и 4móè. Ю

:Г )bed.lg /pan

1 Аазл 1МФ г7 й5Л

d lop.Ë55 е Йхщ8ИИ

Ж ls(x триГ Е

Р-йо р, Ф

- 64&x.w. Ф

4.ы а

9иг. 5

Составитель И.Черный

Редактор .Т.Лошкарева Техред М.Моргентал Корректор Н.Ревская

Заказ 436 Тираж

ВНИ.ИПИ Гос

Подписное . ПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР . 113035, Москва, Ж-35. Раушская наб.; 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101