Логарифмический преобразователь напряжения в двоичный код

Логарифмический преобразователь напряжения в двоичный код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике. Цель изобретения - повышение точности преобразования за счет снижения уровня коммутационной помехи. Цель достигается тем, что в известный логарифмический преобразователь напряжения в двоичный код, содержащий п последовател(>&но соединенных каскадов преобразования, каждый из которых содержиткомпаратор, первый усилитель и управляемый аттенюатор, управляющий вход которого подключен к выходу компаратора, при зтом выход п-го каскада преобразования соединен с входом компаратора младшего разряда, в первый каскад преобразования дополнительно введены второй усилитель, вход которого объединен с входом первого усилителя и является входом преобразователя, элемент задержки, вход которого соединен с выходом первого усилителя и входом компаратора, а выход - с сигнальным входом управляемого аттенюатора, в качестве которого в первом каскаде применен электронный ключ, и блок логического сложения с выбором максимального уровня, первый вход которого подключен к выходу управляемого аттенюатора, второй - к выходу второго усилителя, а выход является выходом первого каскада преобразования, причем в остальных каскадах преобразования вход компаратора соединен с сигнальным входом управляемого аттенюатора. 1 з.п. ф-лы, 6 ил.

союз соВетских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5l)5 Н 03 M 1 /62

ГосудАРстВенный кОмитет

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Oll И САН И Е И ЗОБ РЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4768493/24 (22) 11.12.89 (46) 30,01.92. Бюл. KL 4 (71) Таганрогский научно-исследовательский институт связи (72) В,И. Архипов (53) 681.325(088,8) (56) Бахтиаров Г.Д. Аналого-цифровые преобразователи. М.: Сов. радио, 1980, с. 218219.

Авторское свидетельство СССР

М 1051704, кл. Н 03 M 1/62, 1982. (54) ЛОГАРИФМИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ НАПРЯ)КЕНИЯ В ДВОИЧНЫЙ:

КОД (57) Изобретение относится к импульсной технике. Цель изобретения — повышение точности преобразования за счет снижения уровня коммутационной помехи. Цель достигается тем, что в известный логарифмический преобразователь напряжения в двоичный код, содержащий и последова-.. телЬно соединенных каскадов и реобразования, каждый из которых содержит

Изобретение предназначено для использования в автоматике и вычислительной.технике, а также в высокочувствительных быстродействующих цифровых измеритель; ных системах, работающих в широком динамическом диапазоне входных сигналов..:

Известны функциональные преобразователи напряжения в двоичный код, совме-щающие операции преобразования и получения функциональной зависимости, например логарифмической, в одном устройстве.

Недостатком таких устройств является малое быстродействие.

",Ж 1709523 А1 компаратор, первый усилитель и управляемый аттенюатор, управляющий вход которого подключен к выходу компаратора, при этом выход и-го каскада преобразования соединен с входом компаратора младшего разряда, в первый каскад преобразования дополнительно введены второй усилитель. вход которого объединен с входом первого усилителя и является входом преобразователя, элемент задержки,.вход которого соединен с выходом первого усилителя и входом компаратора, а выход — с сигнальным входом управляемого аттенюатора, в качестве которого в первом каскаде применен электронный ключ, и блок логического сложения с выбором максимального уровня, первый вход которого подключен к выходу управляемого аттенюатора, второй — к выходу второго усилителя, а выход является выходом первого каскада преобразования. причем в остальных каскадах преобразования вход компаратора соединен с сигнальным входом управляемого аттенюатора. 1 з,п. ф-лы, 6 ил.

Известен логарифмический преобразователь напряжения в двоичный- код, содержащий последовательно соединенные каскады преобразования, каждый из которых выполнен на управляемом усилителе и компараторе, входы которых объединены и являются входом каскада, выход управляЕмого усилителя является выходом каскада, вход управления усилителя соединен с выходом компаратора. Обладая более высоким быстродействием, этот преобразователь имеет недостаточную точность преобразования из-за высокого уровня коммутационной помехи и

1709523 нестабильности коэффициента усиления управляемого усилителя.

Известно устройство, состоящее из и последовательно включенных каскадов преобразования, каждый из которых содержит триггер Шмитта (компаратор) и последовательно соединенные инвертирующую схему, управляемый аттенюатор и усилитель, причем вход триггера Шмитта соединен с входом инвертирующей схемы, а выход — с вторым входом усилителя, выход которого соединен с входом триггера Шмитта последующего каскада.

Данное устройство реализует принцип построения преобразователей на базе непрерывно-логических функций (НЛФ), заключающихся в построении (r-1) НЛФ (r— разрядность выходного кода), однозначно связанных с уровнем входного сигнала, переменным наклоном восходящих участков и дешифрации их признаков.

Этот преобразователь обладает высоким быстродействием, более прост в настройке из-за отсутствия усилителей с управляемым коэффициентом усиления, и, так как, неуправляемый усилитель более стабилен по коэффициенту усиления, чем управляемый, имеет более высокую точность преобразования. Однако из-за высокого уровня коммутационной помехи точность преобразования,. такого преобразователя недостаточно высока. Это особенно проявляется (худший случай) при формировании кода 1000...0(появление 1 на выходе каскада преобразования), когда каскады возвращаются в исходное состояние, т.е. работают с максимальными коэффициентами усиления. При этом коммутационная помеха, обусловленная срабатыванием триггера Шмитта, с управляемого аттенаэтора будет усиливаться в Ко раз:

Ко- K1K2".Кп, где К1, К2...Kn — коэффициенты усиления усиЛИГЕЛЕй, а урОВЕНЬ ПОМЕХИ (Un.(n+1) Un.n, ...

Un.2) на входе триггеров Шмитта будет определяться соответственно соотношениями;

Un.(n+1) - Оп.ш К4.1 К4.2" К4.п

Ой.л Un.ø K4.1 K4.2" К4.(п-1) (1)

Un.2 Un.ø К4.1 где Оп,ш -уровень коммутационных помех, обсуловленных работой триггера и эттенюатора нв входе усилителя..

Сравнительно высокий уровень помехи на входах триггеров Шмитта

Ок(о+1} Un.ш К4.1 К4.2". Ê4.п

Un.n Un.ø К4 1 К4.2 ° . К4(п- 1) (1) Un.2 Un.à K4.1

10 компаратора является входом соответствующего каскада преобразования, выход по20 следнего каскада преобразования

25 тора этого каскада преобразования, выходы

55 обуславливает невысокую точность преобразования преобразователя.

Цель изобретения — повышение точности преобразования логарифмического преобразователя напряжения в двоичный код путем снижения уровня коммутационной помехи, Поставленная цель достигается тем, что логарифмический преобразователь напряжения в двоичный код, содержащий и последовательно соединенных каскадов преобразования, каждый из которых выполнен на компарэторе, управляемом аттенюаторе и усилителе, выход которого в каждом

)-м, кроме первого, является выходом i-ro каскада преобразования, а вход соединен с выходом управляемого аттенюаторэ, вход соединен с входом компэратора младшего разряда. выход компараторэ каждого i-ro каскада преобразования подключен к управляющему входу управляемого эттенюэкомпараторов всех каскадов преобразования и компаратора младшего разряда являются шинами соответствующих разрядов выходного кода, в первый каскад преобразования введены элемент задержки, блок логического сложения с выбором максимального уровня сигнала, дополнительный усилитель, а управляемый аттенюатор в первом каскаде выполнен на электронном ключе, управляющий вход которого является управляющим входом управляемого эттенюаторэ, информационный вход электронного ключа подключен к выходу элемента задержки, вход которого объединен с входом компарэтора и соединен с выходом усилителя, вход которого является входной шиной и объединен с входом дополнительного усилителя, выход которого соединен с первым входом блока логического сложения с выбором максимального уровня сигнала, второй вход которого соединен с выходом электронного ключа, а выход является выходом первого каскада преобразования, при этом в каждом 1-м каскаде преобразования, кроме первого, вход компаратора объединен с информационным входом управляемого аттен юатора.

На фиг, 1 приведена структурная схема прототипа; на фиг. 2 — структурная схема предлагаемого преобразователя; на фиг, 3— структурная схема трехразрядного преобразователя; на фиг. 4 — схема электрическая принципиальная первого каскада преобразования, используемого в составе логарифмического аналого-цифрового

1709523 преобразователя, на фиг. 5, 6 — эпюры напряжений в контрольных точках.

Устройство (фиг. 1) содержит и каскадов преобразования (1.1...1,п), каждый из которых содержит последовательно соединенные инвертирующий элемент (2.1;..2.n}, управляемый аттенюатор (3.1...3.n) и усилитель(4.1...4 и), а также компаратор (5.1...5.п), - вход которого подключен к входу каскада преобразования, а выход — к входу управления аттенюатора и второму входу усилителя. . Устройство (фиг. 2) состоит из п последовательно соединенных каскадов преобразования (1,1 1.2...1.n), каждый из которых содержит компаратор (2Л, 2.2...2,n), выход которого соединен с управляющим входом управляемого аттенюатора (ЗЛ ...3 и), и усилитель (4.1,4.2... 4 и), при этом первый каскад преобразования 1,1 дополнительно содержит второй усилитель 5, вход которого объединен с входом первого усилителя 4Л и входом преобразователя, элемент 6 задержки, вход кдторого соединен с выходом первого усилителя 4.1 и входом компаратора 2Л. а выход — с сигнальным входом уп равляемого аттенюатора 3.1, и схему 7 логического сложения с выбором максимального уровня, первый вход которой подключен к выходу управляемого аттенюатора

ЗЛ второй — к выходу второго усилителя 5, а

"выход является выходом первого каскада преобразования 1.1, причем в остальных каскадах преобразования 1,2,1.3..1.п входы компараторов 2.2 2 3...2.п соединены с сигнальными входами управляемых аттенюаторов 3.2,3.3..;З.п.

Работу устройства рассмотрим на при.мере трехразрядного преобразователя, с0держащего два каскада преобразования

1.1, I 2 и компаратор 2.3 (фиг. 3).

В исходном состоянии коэффициенты передачи управляемых аттенюаторов

3.1,3.2. равны 1, а коэффициенты усиления усилителей 4.1,4.2 соответственно равны К1, Кг.

При достижении сигналом уровня .01 амплитуда сигнала на входе компаратора

2.3 (Uex.3) бУдет Равна его поРогУ сРабатыва. ния(0п.з), Usx.3 = 01 K1 K2 = Un.э

Сформируется код 001.

При входном сигнале U2 = д 01(где д =

02 03 Оп дискрет квантования)

U1 02 " Un — 1 уровень сигнала на входе компаратора 2.2 (Usx.2) бУДет Равен его поРогУ сРабатываниЯ (Un.2).

Овх.2 = 02 K1 01 д К1 = Оп.2.

При этом по сигналу с выхода компаратора 2.2 скачкообразно в д раз уменьшается коэффициент передачи аттенюатора 3.2.

Уровень сигнала 0».з станет равным

5 . 1 U1K1K2

Usx.3 = U2.K1 — K2— дг

= Опз/д .

- Так как Uex.3. < Ои.g, то компаРатоР 2.3 возвратится в исходное состояние, Сформируется код 010. при уровне входного сигнала U3 - д201 амплитуда сигнала на входе компаратора

2.3 станет равной

1 дг

Uex.3 = U3 K1 — К2 = 01 К1К2 = Опз

Сформируется код 011, Прй уровне входного сигнала U4 = д 01 амплитуда сигнала на входе компаратора

20 2.1 (Овх.1) будет равна его порогу (Un.1).

Usx.1 = 04 K1 = 01 д K1 = Un.1. з

По импульсу с выхода компаратора 2.1 запрещается прохождение сигнала через управляемый аттенюатор 3.1, что достигает25 ся выполнением его на электронном ключе, при этом входной сигнал будет усиливаться вторым усилителем 5 (с коэффициентом усиления К1.2 = К1/ д ) и через схему 7 логического сложения с выбором максимального

30 уровня подаваться на вход следующего каскада 1.2. Элемент б задержки обеспечивает более полное выключение сигнала, снимаемого с выхода усилителя 4.1, улучшая тем самым работу преобразователя по коротким

35 (доли секунды) импульсным сигналам.

Уровни сигналов на входах компараторов 2.2 и 2.3 следующие:

К1 01д К1 01д К1 0,.2, 0вх:2

U4 К1 К2 01 д К1 К2 . Un.3 вход д4 д4 Д, Сформируется код 100.

45 при уровне входного сигнала 05 = д 01

4 амплитуда сигнала на входе компаратора

2.3 будет

Uex.3 = 01K1K2 = Опз, а на входе компаратора 2,2

50 О 01 д K1 Un.2 вх.2 4 .

Сформируется код 101.

При уровне входного сигнала us = д 0 ам5 плитуда сигнала на входе компаратора 2.2 будет д 01К1

0sx.2 = = д 01К1 = On.2. д4

1709523

Компаратор 2.2 сработает, э по импульсу с его выхода в д раз уменьшится коэффиицент передачи аттенюатора 3.2. При этом амплитуда сигнала на входе компаратора 2.3 станет равной

01 К1 К2 Оп.3 вхз- д4, 2 «Г

Сформируется код 110. при уровне входного сигнала 07 = д U ам6 плитуда сигнала на входе компаратора 2,3 будет д601К, К2

0вх 3 4 2 0п,з д д

Сформируется код 111, Из приведенного описания видно, что переходная характеристика предлагаемого устройства является логарифмической, при этом уровень коммутационной помехи на входах компараторов 2.2,2.3...2(п+1) будет определяться выражениями;

Un.(ï+1) Un.ø К4.2 К4.3 ". К4,п

0п.n - Оп.щ К4.2 К4.3 ". К4(п — 1) (2)

Un.2 - Оп.e

Из соотношений (1) и (2) видно, что уровень коммутационных помех на входах компараторов 2.2,2.3...2(п+1) в предлагаемом устройстве в К4 1 раз ниже, чем в прототипе. Следовательно, предлагаемое устройство в сравнении с прототипом будет обладать более высокой точностью преобразования и проще в настройке.

Предлагаемое устройство легко реализуется. Одна из возможных схем каскада преобразования 1.1 приведена на фиг. 2.

В данном варианте первый быстродействующий усилитель 4.1 выполнен нэ двух транзисторных дифференциальных каскадах V1... V3, V6, V8, компаратор 2.1 — на микросхеме 597СА2 (компаратор напряжения), управляемый аттенюатор 3.1 — на электронном ключе, состоящем из резистора R 24 и транзистора V11 (при закрытом V11 коэффициент передачи электронного ключа близок к 1, при открытом близок K О), второй усилитель 5 — на операционном усилителе

544УД2А и эмиттерном повторителе V5, элемент 6 задержки — на операционном усилителе 544УД2А и эмиттерном повторителе V9 (временная задержка сигнала в,данной схеме обуславливается ее инерциойными свойствами и составляет величину 20-30 нс), схема 7 логического сложения с выбором максимального уровня — на двух эмиттерных повторителях V12, V13, работающих на общую нагрузку (й 27), Работа схемы 7 логического сложения заключается в следующем. В исходном соваемые с выхода второго усилителя 5 нэ базу Ч12 и с выхода электронного ключа 3.1

5 на базу V13), за счет разности коэффициен50

55 предлагаемого устройства в измерительных системах с цифровой обработкой информа25

40 стоянии смещения на базе транзисторов

V12 (например 0,2 — 0,3) и V13 (0,6-0,7), податов усиления усилителей 5 и 4 обеспечивают на входе каскада преобразования 1,1 напряжение, равное нулю, при этом транзистор

Ч13 открыт, а V12 закрыт

Сигналы с уровнем 0-01(01 — соответствует срабатыванию компаратора 2.1), поступающие на вход каскада преобразования

1.1, усиливаются усилителем 4.1 и через схему 6 задержки, управляемый аттенюатор 3.1 и эмиттерный повторитель V13 поступают на выход каскада 1,1.

При уровне входного сигнала равном или большем срабатывает компэрэтор 2,1, транзистор V11 аттенюэтора 3,1 открывается, напряжение на базе V13 становится нулевым (V13 закрывается), открывается V12, на базе которого напряжение будет равно

0 = 0см+ Л 0с (0см — начальное смещение

0,2 — 0,3в, ЛUc — напряжение, равное усиленной усилителем 5 амплитуде входного сигнала) и входной сигнал через усилитель

5 и эмиттерный повторитель V12 поступает на выход каскада преобразования 1.1.

На фиг. 5.изображены эпюры напряжений на входах и выходах элементов первого каскада преобразования при уровне сигнала на входе, превышающем порог срабатывания компаратора 3.1; на фиг, 6 — эпюры напряжений при уровне сигнала на входе ниже порога срабатывания компаратора

3,1.

На фиг. 5 и 6 обозначено: э — эпюра напряжения на входе 1-го каскада преобразования (входы элементов 4.1 и 5); б — эпюра напряжения на выходе усилителя 4,1; в— эпюра напряжения Hà выходе усилителя 5; г — эпюра напряжения на выходе элемента 6; д — эпюра напряжения на выходе элемента

2.1; е — эпюра напряжения на выходе элемента 3.1; ж — эпюра напряжения на выходе элемента 7.

Введение новых элементов: второго усилителя 5, элемента 6 задержки и схемы 7 логического сложения с выбором максимального уровня выгодно отличает предлагаемое устройство от прототипа, так как позволяет в широком динамическом диапазоне повысить точность преобразования и упрощает его настройку. Использование ции позвояяет улучшить их точностные хэрэктеристики и исключит необходимость разработки высокочувствительных логэриф10

1709523

Ьыхо3 "КоЭ" г" мических преобразователей напряжения в двоичный код, способных работать в широком динамическом диапазоне, обладающих высоким быстродействием и надежностью.

Формула изобретения

1. floraðèôìè÷åñêèé преобразователь напряжения в двоичный код, содержащий и последовательно соединенных каскадов преобразования, каждый из которых выполнен на компара; оре, управляемом аттенюаторе и усилителе, выход которого в каждом

I-м каскаде, кроме первого, является выходом 1-го каскада преобразования, а вход соединен с выходом управляемого аттенюатора, вход компаратора является входом соответствующего каскада преобразования, выход последнего каскада преобразования соединен с входом компаратора младшего разряда, выход компаратора каждого i-ro каскада преобразования подключен к управляющему входу управляемого аттенюатора этого каскада преобразования; выходы компараторов всех каскадов преобразования и компаратора младшего разряда являются шинами соответствующих разрядов выходного кода, о т л и ч а юшийся тем, что, с целью повышения точности преобразования путем снижения уровня коммутационной помехи, в первый каскад преобразования введены элемент задержки, блок логического сложения с выбором максимального уровня сигнала, дополнительный усилитель, а управляемый аттенюатор в первом каскаде выполнен на электронном ключе, управляющий вход которого является управляющим входом управляемого аттенюатора, информационный

5 вход электронного ключа подключен к выходу элемента задержки, вход которого объединен с входом компаратора и соединен с выходом усилителя, вход которого является входной шиной и обьединен с входом до10 полнительного усилителя, выход которого соединен с первым входом блока логического сложения с выбором максимального уровня сигнала, второй вход которого соединен с выходом электронного ключа; а вы15 ход является выходом первого каскада преобразования, при этом в каждом,i-ом каскаде преобразования, кроме первого, вход компаратора объединен с информационным входом управляемого аттенюатора.

2. Преобразователь по и. 1, о т л и ч а юшийся тем, что блок логического сложения с выбором максимального уровня сигнала . выполнен на двух транзисторах и резисто25 ре, первый вывод которого соединен с шиной напряжения отрицательной полярности, а второй вывод — с эмиттерами первого и второго транзисторов и является выходом блока, первым и вторым входами

30 которого являются базы первого и второго транзисторов соответственно, коллекторы которых объединены и подключены к шине напряжения положительной полярности.

1709623

3709523

1709523

3 и

>а.23

il

<1

I е и

I I

Составитель В.Архипов

Редактор М.Бандура Техред М.Моргентал Корректор Н.Ревская

Заказ И Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101