Устройство приоритета

Устройство приоритета

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, в частности к устройствам приоритетного обслуживания запросов, и может быть использовано при построении систем коллективного пользования. Цель изобретения - повышение быстродействия устройства путем совмещения циклов анализа кодов и обслуживания ранее выбранного запроса. Устройство дополнительно содержит регистр 9, триггер 5.1, элемент ИЛИ 2.1-2.4, элементы И 4.1-4.3, 4.5. элемент НЕ 3 и линию 12 задержки. В устройстве сокращается время работы на подготовку очередного запроса к обслуживанию , так как время обслуживания значительно превышает время подготовки очередного запроса к обслуживанию. Следовательно , устройство имеет меньшее время реакции при обслуживании поступающих запросов. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 06 F 9/46

ГОСУД АР СТ ВЕ ННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОЬГЕТЕНИЯ

К ABTOPCKOVÓ СВИДЕ1 ЕЛЬСТВУ

18

19 (21) 4837507/24 (22) 03,05.90 (46) 07,02.92. Бюл, Р1 5 (72) B,В.голубцов, С.П,Кузнецов, B.À.Маленков и А.H,Ïàðõîìåíêî (53) 681,325(088,8) (56) Авторское свидетельство СССР

М 894710, кл, 6 06 F 9/46, 1980.

Авторское свидетельство СССР

f+ 1365084, кл. G 06 F О/46, 1988. (54) УСТРОЙСТВО ПРИОРИТЕТА (57) Изобретение относится к вычислительной технике, в частности к устройствам приоритетного обслуживания запросов, и может быть использовано при построении. Ы,„, 1711164 Al систем коллективного пользования. Цель изобретения — повышение быстродействия устройства путем совмещения циклов анализа кодов и обслуживания ранее выбранного запроса. Устройство дополнительно содержит регистр 9, триггер 5,1, элемент

ИЛИ 2.1 — 2.4, элементы И 4.1-4.3, 4.5, элемент НЕ 3 и линию 12 задержки. В устройстве сокращается время работы на подготовку очередного запроса к обслуживанию, так как время обслуживания значительно превышает время подготовки очередного запроса к обслуживанию. Следовательно, устройство имеет меньшее время реакции при обслуживании поступающих запросов. 1 ил.

1711164

20

50

Изобретение относится к вычислительной технике, в частности к устройствам и риоритетного обслуживания запросов, и может быть использовано при построении систем коллективного пользования.

Цель изобретения — повышение быстродействия устройства путем организации параллельного цикла подготовки к обслуживани?о очередного запроса во время обслуживания с1аршего по приоритету.

На чертеже приведена функциональная схе . а устройства. устройство приоритета содержит регистр 1 заявок, элементы ИЛИ 2,1-2.5. Элемент НЕ 3, элементы И 4,1 — 4.6, триггеры

5.1 — 5.3, мультиплексор 6, счетчик 7, блок 8 памяти, регистр 9, дешифратор 10, генератор 11 импульсов и линию 12 задержки, Запросные входь, 13 устройства соединены с группрй единичных входов регистра

1 заявок и с группой входов элемента ИЛИ

2.4, прямой выход которого соединен с первым входом элемента И 4,2, Инверсный выход элемента ИЛИ 2.4 соединен с первым входом элемента И 4.3, Кодовые входы 14 устройства соединены с группами информационных входов счетчика 7 и блока 8 памяти, Вход 15 режима работы устройства соединен с входом записи счетчика 7, счетный вход которого соединен с выходом элемента И 4. „16 -.ànèc.1 устройства соединен с входом разрешения записи блока 8 памяти. Вход 17 признака адреса устройства соединен с первым входом элемента И 4.1, второй вход которого сое-. динен с выходом генератора 11 импульсов, с входом элемента НЕ 3 и с инверснь;м стробирующим входом мультиплексора 6, Вход 18 запуска устройства соединен с вторым входом элемента ИЛИ ".3, с единичным входом триггера.5.2 и с первым входом элемента ИЛИ 2,1, выход которого соединен с входом уста;?овки в "0" счетчика

7 и с вторым входом элемента ИЛИ 2,5, Ответный вход 19 устройства соединен с вторым входом элемента И 4.3, с первым входом элемента ИЛИ 2.3 и с входом линии

12 задержки, выход которой соединен с первым входом элемента ИЛИ 2.5, Информационные выходы регистра 1 заявок соединены с группой информационных входов мультиплексора 6, группа адресных входов которого соединена с группой информационных выходов блока

8 Г?амяти и с группой информационных входов регистра 9, Группа выходов счетчика 7 соединена с группой адресных входов блока 8 памяти.

Выход элемента НЕ. 3 соединен с вторым входом элемента И 4.4, выход которо:-о соединен с единичным входо. . триггера 5,3, Выход мультиплексора 6 =оединен с первыми входами элементов И ",4 и 4,5. Выход элемента И 4.2 соединен "., вторым входом элемента ИЛИ 2,1. Выход эле? ?е?-?Га И 4,5 соединен с единичным входом триггера 5,1 и с входом разрешения записи регистра 9. группа выходов кото,>o?-о соединена с группой информационны:< входов дешифратора

10. Выход элемента И 4.6 соединен с входом запуска генератора 11 импульсов. Выход элемента И 4,3 соединен с нулев:?.1 входом триггера 52, прямой выход ко;срого соединен с вторым входом элемента ? 4,6, Инверсный выход триггера ".3 соецинен с первым входом элемента И -1,5, Прямой выход триггеп"-. .=,.1 соединен со стробиру?ощим входе?.; дешифратора 10.

Выход элеме та ИЛИ 2,5 соединен с нулевым входом триггера 5.3, Инверснь?й выход элемента ИЛ l 2.2 соединен с вторым входом элемента И 4.5. Прямой выход элемента ИЛИ 2.2 соединен с в? орь?м входом элемента И 4.5, Прямой выход элемента

ИЛИ 2.2 соеди Ieн с вторым входом элемента N 4.2 и с третьим входом элемента И 4.4.

Вь ход элемента ИЛИ 2.3 соединен с нулевым входом триггера ?.".

Группа выходов ?ешифратора .0 является инфор?1ационной гру??пой выходов 20 устройства и соединена с группой ну: евь?х входов регистра 1 заягок и с г;; и .îé входов элемента ИЛИ 2,2.

3 режиме анализа запросов и. абонг нтов производится выбор, обс :ужива?:. б

cTBpIU0I по llpNopMTeT / абонента и одно временно с этим г?одготов:а очередного запроса к обслуживанию, В этом режиме на входе 15 подперклва?от вь.сокий готенциал (логическу?о "1"). Счетчик 7 пр.; это? переводится в режим счета. I-!а вход 18 запуска устройства подают единичный имгульс, который устанавливает в един,1ч?:uå состоя?.ие триггер,2, через =.?åìål-:ИЛИ 2,1 обнуляет счетчик 7 и черо» элемент ИЛИ 2.5 устанавливает триггер!т.3 в нулевое состояние. Следовательно, одновременно на двух входах эло??ен а И 1.: уста на влив а,отся высокие и отан ". ал ы, что пр 1водит к формирова?1и?о Hd вы:;оде этОГО злемен Га сигнала запуска гснератора импульсовв.

В закрыл см состоянии генератор 11 импульсов поддерживает на своем выхзде высокий потенциал. П<,cnep lau ий ниэ;ий погенциал (логический 0") с выхода генератора 11 имг ульсо разрешает раба гу мультиплексора 6 . через =-.ã..емент НЕ 3 открывает по вгорому входу зле?"?е?;:- И 4.4.

К этому времени на адресных входах муль1711164 типлексора 6 будет сформирован код приоритета, записанный по нулевому адресу блока 8 памяти. Если в выбранном по коду приоритета разряде регистра 1 заявок нет запроса, то триг:-ер 5,1 остается в нулевом состоянии, дешифратор 10 закрыт и на выходах 20 устройства не появляется сигнал разрешения на обслуживание, Очередным положительным фронтом тактовой частоты (из "0" в "1") счетчик 7 прибавляет единицу.

Чуг ьтиплексор 6 на время выборки информации из блока 8 памяти закрыт, С появлением следующего логического "0" с выхода генератора 11 импульсов начинается анализ следующего кода, находящегося в первой «чейке блока 8 памяти, на наличие по нему запроса.

Если при анализе i-ro кода приоритета . в i-м разряде регистра 1 заявок оказывается 20

"1", триггер 5.1 ус" анавливается в единичное состояние, что разрешает работу дешифратора 10, и на соответствуюшзм выходе 20 устройства появляется сиг ал разрешения на обслуживание i-го абонента. 25

Этот сигнал сбрасывает в "0" соответствующий разряд регистра 1 заявок и изменяет на поотивоположные значения сигналов на прямом и инверсном выходах элемента

ИЛИ 2.2, Нулевой поте öèàë с инверсного 30 выхода этого элемента закрывает элемент

И 4.5, а единичный потенциал с прямого выхода элемента ИЛИ 2,2 открывает элементы И 4.2 и 4.4. Если на запросных входах 13 устройства присутствует еще хотя 35 бы один запрос, то единичный потенциал с прямого выхода элемента ИЛИ 2.4 через элементы И 4.2 и ИЛИ 2,1 устанавливает счетчик 7 в нулевое состояние, а нулевой потенциал с инверсного выхода элемента 40

ИЛИ 2.4 закрывает элемент И 4.3, что предотвращает возможную установку в "0" триггера 5.2. Счетчик 7 начнет снова формировать на своих выходах последовательность от 0 уо П {где П вЂ” количество 45 абонентов, т,е. разрядов регистра 1 заявок).

Анализ кодов приоритетов производится аналогично анализу первого активного запроса. При обнаружении в +!(-м коде соответствующей единицы в i+K-v разряде 50 регистра 1 заявок на выходе мультиплексора 6 вновь формируется единичный потенциал, который через элемент И 4.4 устанавливает в единичное состояние триггер 5.3. Нулевой потенциал с инверсного выхода триггера 5.3 закрывает элемент И

4,6 и останавливает тем самым работу генеpampa 11 импульсов и счетчика 7 на том адресе блока 8 памяти, s котором обнаружен активный код запроса.

Таким образом, устройство в данный момент времени продолжает обслуживать первый из активных запросов и подготавливает к сеансу обмена второй активный запрос, совмещая по времени два ранее независимых цикла работы устройства.

При завепшении обслуживания первого активного запроса на входе 19 появляется единичный импульс, который, поступая через элемент ИЛИ 2.3, устанавливает триггер

5,": в нулевое состояние и, по:-..тупая через линию 12 задержки и элемент ИЛИ 2.5, устанавливает в "0 триггер 5.3. Линия 12 задержки определяет интервал времени срабатывания триггера 5.1 из "1" в "0" и установки его через элемент И 4.5 в "1" по высокому потенциалу с выхода мультиплексора 6, который остановлен по тому адресному входу счетчика 7 и блоком 8 памяти, по которому записан код второго активного запроса. Следовательно, за время действия импульса на ответном входе 19 устройства триггеры 5.1 и 5.3 устанавливаются в нулевое состояние и затем триггер 5.1 устанавливается в единичное состояние, соот ветствующее по информации в регистре 9 и на выходных шинах дешифратора 10 выбору!+K-го запроса. На соответствующем выходе 20 устройства появляется сигнал разрешения на обслуживание i+K-го запроса, который устанавливает соответствующий разряд регистра 1 заявок в нулевое состояние и открывает элементы И 4.2 и 4.4.

При наличии еще одного запроса цикл анализа кода повторяется аналогично вышеописанному.

8 случае отсутствия очередного запроса на инверсном выходе элемента ИЛИ 2.4 формируется сигнал высокого потенциала, который, поступая на второй вход элемента И 4,3, открывает его и импульс, поступающий по окончании обслуживания последнего запроc à на ответный вход 19 устройства, устанавливает триггер 5.2 в нулевое состояние, Обслуживание заявок прекращается.

При поступлении последующих запросов на вход 18 запуска устройства поступает единичный импульс, который начинает цикл анализа кодов и обслуживания поступивших запросов аналогично описанной последовательности, Таким образом, предлагаемое устройство приоритета имеет большее быстродействие за счет совмещения цикла анализа кодов с циклом обслуживания уже выбранного запроса, Формула изобретения

Устройство приоритета, содержащее регистр заявок, мультиплексор, генератор

1711164

Составитель Р. Голубцов

Редактор А, Козориз Техред М.Мсргентал Корректор Т, Палий

Заказ 340 TL4 pa® Подписное

ВНИИПИ Государственного комитета по изооретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб., 4(5

Производственно-издательский комбинат "Патент", r. Ужгород, ул,Гагарина, 101 импульсов, счетчик, блок памяти, дешифратор, два триггера, два элемента ИЛИ и элемент И, причем группа единичных входов регистра заявок является группой запросных входов устройства, группа кодовых входов устройства соединена с группами информационных входов счетчика и информационных входов блока памяти, вход режима работы устройства соединен с входом разрешения записи с датчика, вход записи устройства соединен с входом записи блока памяти, группа адресных входов котсрого соединена с группой выходов счетчика, вход признака адреса устройства соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов и с инверсным стробирующим входом мультиплексора, выход первого элемента И соединен со счетным входом счетчика, выход первого элемента ИЛИ соединен с входом установки в "0" счетчика, вход запуска устройства соединен с первым входом первого элемента ИЛИ, группа выходов дешифpampa является группой информационных выходов устройства и соединена с группой нулевых входов регистра заявок и с группой входов второго элемента ИЛИ, группа выходов регистра заявок соединена с группой информационных входов мультиплексора. единичный выход первого трлггера соединен с управляющим входом дешифратора, выход третьего элемента

ИЛИ соединен с нулевым входом первого триггера, входы третьего элемента ИЛИ соединены соответственно с входом запуска и ответным входом устройства, группа выходов блока памяти соединен- с группой адресных входов мультиплексо а, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия путем совмещения цикла анализа кодов с циклом обслужлвания выбранного запроса, оно дополнительно содержит регистр, триггер, ггять элементов И, 5 10

% 5

45 три элемента ИЛИ, элемент НЕ и линию задержки, причем группа выходов регистра заявок соединена с группой входов четвертого элемента ИЛИ, прямой выход которого соединен с первым входом второго элемента И, инверсный выход четвертого элемента

ИЛИ соединен с первым входом третьего элемента И, вход запуска устройства соединен с единичным входом второго триггера, ответный вход устройства соединен с вторым входом третьего элемента И и с входом ликии эадеожки, выход которой соединен с первым входом пятого элемента ИЛИ, выход второго элемента И соединен с вторым входом первого элемента ИЛИ, выход которого соединен с вторым входом пятого элемента ИЛИ, выход четвертого элемента И соединен с единичным входом третьего трлггера, инверсный выход которого соединен с первым входом шестого элемента И, выход мультиплексора соединен с первыми входами четвертого и пятого элементов И, группа выходов блока памяти соединена с группой информационных входов регистра, группа выходов которого соединена с группой информационных входов дешифратора, выход пятого элемента И соединен с входом разрешения записи регистра и с единичным входом первого триггера, выход генератора импульсов соединен с входом элемента НЕ, выход которого соединен с вторым входом четвертого элемента И, выход пятого элемента ИЛИ соединены с нулевым входом третьего три гера, прямой выход второго триггера соединен с вторым входом шестого элемента И, выход которого соединен с входом запуска генератора импульсов, инверсный выход второго элемента ИЛИ соединен с вторым входом пятого элемента И, прямой выход второго элемента WIN соединен с вторым входом второго и с третьим входом четвертого элементов И, выход третьего элемента И соединен с нулевым входом второго триггера,