Устройство для обнаружения изменения адреса

Устройство для обнаружения изменения адреса

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении устройств для хранения и обработки информации, в частности в полупроводниковых запоминающих устройствах на основе комплементарных МДП-транзистЬ- ров. Цель изобретениясокращение аппаратных затрат. Устройство содержит группу детекторов 1 изменения состояния входа, схему 2 формирования выходного сигнала, первый 5 и второй 6 инверторы, датчик тока 12, компаратор 13. Указанная цель достигается тем, что в устройство введены связи между выводом питания каждого детектора 1 изменения состояния входа и входом схемы 2 формирования выходного сигнала. 1 з.п. ф-лы, 1 табл., 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУЬЛИК (я)з Н 03 К 5/153

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОЬРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4842945/21 (22) 21.06.90 (46) 15.02.92. Бюл. ЬВ 6 (71) Московский инженерно-физический институт . (72) О.А.Изосимов (53) 621.374. (088.8) (56) Патент США hk 4563599, кл. Н 03 К 19/08, 1986; (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ

ИЗМЕНЕНИЯ АДРЕСА (57) Изобретение относится к вычислительной технике и может быть использовано при построении устройств для хранения и обра,,5U< 1713095 А1 ботки информации, в частности в полупроводниковых запоминающих устройствах на основе комплементарных МДП-транзисторов. Цель изобретения — сокращение аппаратных затрат. Устройство содержит группу детекторов 1 изменения состояния входа. схему 2 формирования выходного сигнала, первый 5 и второй 6 инверторы, датчик тока

12, компаратор 13. Указанная цель достигается тем, что в устройство введены связи между выводом питания каждого детектора

1 изменения состояния входа и входом схемы 2 формирования выходного сигнала.

1 з.п. ф-лы, 1 табл.,3 ил.

1713095

Изобретение относится к вычислительной технике и может быть использовано при построении устройств для хранения и обработки информации, в частности в полупроводниковых запоминающих устройствах на основе комплементарных МДП-транзисторов.

45 изменения состояния входа, общий вывод каждого инвертора соединен с общим проводом детектора изменения состояния входа, вход первого инвертора соединен с входом детектора изменения состояния входа, общий провод каждого детектора изменения состояния входа соединен с обS0

:щим проводом схемы формирования ,выходного сигнала и с общим проводом устройства, а вывод питания-схемы формиррвания выходного сигнала соединен с выводом питания устройства. Недостатком известного устройства являются большие аппаратные затраты.

Цель изобретения — сокращение аппаратных затрат.

Известен детектор изменений, содержащий первый и второй инверторы, двуна- 10 правленный ключ, триггер и элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ. Недостатком известного устройства. являются большие аппаратные затраты.

Известен синхронный детектор измене- 15 ний входного сигнала, содержащий первый и второй триггеры О-типа, триггер Е-типа и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Недостатком известного устройства являются большие аппаратные затраты. 20

Наиболее близкой к изобретению является схема для обнаружения изменения адреса, содержащая группу детекторов изменения состояния входа и схему формирования выходного сигнала, причем выходы, 25 всех детекторов изменения состояния входа объединены и подключены к входу схемы ф6рмирования выходного сигнала, входы всех детекторов изменения состояния входа подключены к соответствующим входам 30 устройства, выход схемы формирования выходного сигнала соединен с выходом устройства, каждый детектор изменения состояния входа содержит первый и второй инверторы, выполненные на основе комп- 35, лементарных МДП-транзисторов, первый и второй конденсаторы. причем первые выводы первого и второго конденсаторов. соединены с выходами первого и второго инверторов соответственно, а их вторые 40 выводы соединены с общим проводом детектора изменения состояния входа, выходы питания первого и второго инверторов соединены с выходом питания детектора

Поставленная цель достигается тем, что в устройстве для обнаружения изменения адреса, содержащем группу детекторов изменения состояния входа и схему формирования выходного сигнала, причем выходы всех детекторов изменения состояния входа объединены и подключены к входу схемы формирования выходного сигнала, входы всех детекторов изменения состояния входа подключены к соответствующим входам устройства, выход схемы формирования выходного сигнала соединен с выходом устройства,.каждый детектор изменения состояния входа содержит первый и второй инверторы, выполненные на основе комплементарных МДП-транзисторов, первый и второй конденсаторы, причем первые выводы первого и второго конденсаторов соединены с выходами первого и второго инверторов. соответственно, а их вторые выводы соединены с общим проводом де-, тектора изменения состояния входа, выво-. ды питания первого и второго инверторов соединены с выводом питания детектора изменения состояния входа, общий вывод каждого инвертора соединен с общим про- водам детектора изменения состояния входа, вход первого инвертора соединен с входом детектора изменения состояния входа, общий провод каждого детектора изменения состояния входа. соединен с общим проводом Схемы формирования выходного сигнала с общим проводом устройства, а вывод питания схемы формирования выходного сигнала соединен с выводом .питания устройства, согласно изобретению вывод питания каждого детектора изменения состояния входа соединен с его выходом, а в каждом детекторе изменения состояния входа выход первого инвертора соединен с входом второго инвертора, схема формирования выходного сигнала содержит датчик тока и компаратор, причем первый вывод датчика тока соединен с входом схемы формирования выходного сигнала и входом компаратора, второй вывод датчика тока соединен с выводом питания устройства, выход компаратора соединен с выходом схемы формирования выходного сигнала.

На фиг.1 показана схема устройства для обнаружения изменения адреса; на фиг.2— пример конкретного выполнения схемы формирования выходного сигнала; на фиг.3 - временные диаграммы работы устройства; где а)- логический сигнал на одном из входов устройства, б) — уровень тока на входе схемы формирования выхрдного сигнала, в) — логический сигнал на выходе устройства.

1713095

20

551+11 компонентов, где n — число входов 3 устУстройство для обнаружения изменения адреса (фиг.1) содержит группу детектора 1 изменения состояния входа и схему 2 формирования выходного сигнала, причем выходы всех детекторов 1 изменения состояния входа об единены и подключены к входу схемы 2 формирования выходного .-.игнала, входы всех детектороа 1 изменения состояния входа подключены к соответствующим входам 3 устройства, выход схемы 2 формирования выходного сигнала соединен с выходом 4, устройства, каждый . детектор 1 изменения состоян14я входа со держит первый 5 и второй 6 инверторы, выполненные на основе комплементарных

МДП-транзисторов, первый 7 и второй 8 конденсаторы, причем первые выводы пераого 7 и второго 8.конденсаторов соединены с выходами первого 5 и второго 6 инверторов соответственно, а их вторые выводы соединены с общим проводом 9 детектора 1 изменения состояния входа, выводы. питания первого 5 и второго 6 инверторов соединены с выходом 10 питания детектора 1 изменения. состояния входа, общий вывод инверторов 5 и 6 соединен с общим проводом 9 детектора 1 изменения состояния входа, вход первого инвертора 5 соединен с входом детектора 1 изменения состояния входа, общий провод 9 каждого детектора 1 изменения состояния входа со. единен с общим проводом схемы 2 формирования выходного сигнала и с общим проводом устройства, а вывод питания ñõåмы 2 формирования выходного сигнала соединен с выводом 11 питания устройства.

Кроме того, в устройстве для обнаружения изменения адреса выход питания 10 каждого детектора 1 изменения состояния входа соединен с его выходом, а в каждом детекторе 1 изменения состояния входа выход первого инвертора 5 соединен с входом второго инвертора 6, схема 2 формирования выходного сигнала содержитдатчик 12 тока и компаратор 13, причем первый вывод.датчика 12 тока соединен с входом схемы 2 формирования выходного сигнала и входом компаратора 13, второй вывод датчика 12 тока соединен с выходом 11 питания устройства, выход компаратора 13 соединен с выходом схемы формирования выходного сигнала.

Устройство работает следующим образом.

В исходном состоянии, когда адрес не изменяется, первый 5 и второй 6 инверторы каждого детектора 1 изменения состояния входа находятся в устойчивом статическом

-1О состоянии и потребляют ток не более 10 А на один инвертор. На выходе 4 устройства— низкий логический уровень, свидетельству-ющий об отсутствии изменения адреса.

При изменении состояния одного из входов 3 устройства первый 5 и второй 6 инверторы соответствующего детектора 1 изменения состояния входа переключаются, причем один из них переключается иэ состояния с высоким уровнем выходного напряжения в состояние с.низким уровнем . выходного напряжения, а другой — наоборот, Независимо от характера изменения входного сигнала один из конденсаторов 7 или 8 заряжается через верхний (р-канальный1 МДП-транзистор соответствующего инцертора. Ток заряда этого конденсатора, ° составляющий не менее 10 А,- протекает

-4 через датчик 12 тока, вызывает переключение компаратора 13. При этом на выходе 4 устройства устанавливается высокий логический уровень, свидетельствующий об изменении адреса, После того, как соответствующий конденсатор полностью зарядится, потребление тока от источника питания устройства прекращается и компаратор 13 возвращается в исходное состояние. На выходе 4 устройства устанавливается низкий логический уровень, Конкретный вариант построения схемы

30 2 формирования выходного сигнала (фиг.2) содержит резистор 14 и диод 15, образующие датчик 12 тока, а также резисторы 16 и

17 и МДП-.транзисторы 18-24, образующие компаратор 13.- Резисторы 14, 16 и 17 зада35 ют пороговый ток схемы 2 формирования выходного сигнала. Величина порогового тока! рассчитывается по формуле

Е R16 14 16 + R17 где Š— напряжение источника пигания устройства;

R14, R16, R17 — номиналы резисторов 14, 16 и 17 соответственно.

Параметры компонентов схемы 2 формирования выходного сигнала,. полученные в результате оптимизации, приведены в таблице.

При указанных значениях параметров компонентов и напряжении источника питания устройства Е, равном 5 В, пороговый ток схемы 2 формирования выходного сигнала составляет 80 мкА.

Расчеты показывают, что данное устройство требует для своей реализации 6п + ройства, Известное устройство аналогичного назначения (прототип) требует для своей реализации 8n + 3 компонентов. Таким образом, при условии п>4, которое охватывает

1713095 все практические случаи, использование изобретения обеспечивает сокращение аппаратных затрат.

Формула изобретения 5

1. Устройство для обнаружения изменения адреса, содержащее группу детекторов изменения состояния входа и схему формирования выходного сигнала, причем выходы всех детекторов изменения состояния вхо- 10 да объединены и подключены к входу ñõåмы формирования выходного сигнала, входы всех детекторов изменения состояния входа подключены к соответствующим входам устройства, выход схемы формиро- 15 вания выходного сигнала соединен с выхо- . дом устройства, каждый детектор . изменения состояния входа содержит первый и второй инверторы, выполненные на основе комплементарных МДП-транзисто- 20 ров, первый и второй конденсаторы, причем первые выводы первого и второго конденсаторов соединены с выходами первого и второго инверторов соответственно, а их вторые выводы соединены с общим прово- 25 дом детектора изменения состояния входа, выводы питания первого и второго инверторов,соединены с выводом питания детектора изменения состояния входа, общий вывод каждого инвертора соединен с об- 30 щим проводом детектора изменения состоянин входа, вход первого инвертора соединен с входом детектора изменения состояния входа, общий провод каждого детектора изменения состояния входа соединен с общим проводом схемы формирования выходного сигнала и с общим проводом устройства, а вывод питайия схемы формирования выходного сигнала соединен с выводом питания устройства. о т л и ч а ю щ ее с я тем; что, с целью сократа(ения аппаратных затрат, вывод питания каждого детектора изменения состояния входа соединен с его выходом, а в. каждом детекторе изменения состояния входа выход nepeoro инвертора соединен с входом второго инвертора, схема формиРования выходного сигнала содержит датчик тока и компаратор, причем первый вывод датчика тока соединен с входом схемы формирования выходного сигнала и входом компаратора. второй вывод датчика тока соединен с выводом питания устройства, выход компаратора соединен а выходом схемы формирования выходного сигнала.

2. Устройство по п.1, о т л и ч а ю щ е ес я тем, что датчик тока содержит резистор и диод, причем первый вывод резистора соединен с катодом диода и первым выводом датчика тока, второй вывод резистора соединен с анодом диода и с вторым выводом датчика тока.

1T 13095 о 5 М 45 20 ВРЕМя нс

Фиг. 3

Составитель О. Изосимов

Техред М.Моргентал Корректор 7. Палия

Редактор Н,Щвыдкая

Производственно-издательский комбинат ".Патент", г. Ужгород, ул. Гагарина, 101

Заказ 544 Тираж . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-36, Раушская наб;, 4/б .