Программное устройство управления

Программное устройство управления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматическому управлению. Цель изобретения - повысить надежность и расширить область применения устройства, Программируемое устройство управления включает генератор импульсов, сканирующий двоичный счетчик, блок памяти, блок свертки, содержащий группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И, |ИЛИ, ИЛИ-НЕ. Устройство позволяет Обеспечить возможность управления в одном такте управляющей программы несколькими механизмами и возможность контроля положения механизмов, не участвующих в работе на данном такте управляющей программы. 1 з.п.ф-лы, 5 ил.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕа1УБЛИН

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

IlG ИЭОБРЕТЕНИЯМ И ОТНРЬП ИЯМ

ПРИ ГКНТ СССР (21) 4816067/24 (22) 14.03.90 (46) 23.02.92. Бюл. V 7 (71) Специальное конструкторское бюро "Транспрогресс". (72) М.И.Клопов, А.В.Лабазов и Е.З.Фишкин (53) 621.503.53(088.8)

1 (56) Авторское свидетельство СССР и 714357, кл. G 05 В 19/18, 1978.

Авторское свидетельство СССР

М 11-15021, кл. G 05 В 1 9/18, 1982. (54) ПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ (57) Изобретение относится к автомаИзобретение относится к автоматическому управлению, в частности к программным устройствам управления, и может быть использовано для управления комплексами технологического оборудования и технологическими. процессами.

Известно устройство программного управления, содержащее блоки памяти, входные и выходные преобразователи и.вычислительные блоки.

Недостатком этого устройства является его большая сложность.

Известно также программное устрой- ство управления, содержащее первый и второй нормирующий блоки, блок ска:нирования адресов, блок памяти программ, блок свертки, включающий группу элементов ИСКЛЮЧАЮЦЕЕ ИЛИ, и пер Ы 1714576 А1 (gg)g G 05 В 19/18, 19/08

2 тическому управлению. Цель изобретения - повысить надежность и расши„1 рить область применения устройства.

Программируемое устройство управления включает генератор импульсов, сканирующий двоичный счетчик, блок памяти, блок свертки, содержащий группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элементы И, ;ИЛИ, ИЛИ-НЕ. Устройство позволяет обеспечить возможность управления в одном такте управляющей программы несколькими механизмами и возможность контроля положения механизмов, не участвующих в работе на данном такте управляющей программы. 1 з.п.ф-лы, 5 ил.

I» вый элемент И, выход которого соединен с выходом блока свертки, блок таймеров и генератор импульсов, выход которого соединен с первым входом блока сканирования адресов, выходы которого соединены с группой входов блока памяти, первая группа выходов которого соединена с первой группой входов блока свертки, вторая 4 группа входов которого -соединена с О первой группой выходов второго нормирующего блока.

° и

Недостатками данного устройства являются отсутствие возможности управления в одном такте управляющей программы несколькими механизмами, требующими отключения каждого из них в момент срабатывания датчика конеч" . ного положения; и невозможность конт1714576 роля положения механизмов, перемещения которых не предусматриваются в данном такте управляющей программы, что создает предпосылки к возникно5 вению а вари йных си ту а ций .

Цель изобретения - повышение на" дежности работы и расширение области применения устройства.

Устройство снабжено блоком управления считыванием, управляющий вход которого соединен с выходом блока таймера, первая группа входов - c второй группой выходов блока памяти, вторая группа входов - с второй груп- 15 пой выходов второго нормирующего блока, а выход - с вторым входом

° блока канирования адресов, причем третья группа выходов блока памяти соединена с группой входов блока таймеров, управляющий вход которого соединен с выходом блока свертки, |группа выходов которого соединена с группой входов первого нормирующего блока, при этом блок управления счи- 25 тыванием содержит группу инверторов, входы которых соединены с первой группой входов блока управления считыванием, первый элемент ИЛИ-НЕ, группу элементов ИЛИ-НЕ, элементов З0

И-НЕ, элемент И, элемент И-НЕ и элемент ИЛИ, выход которого подключен к выходу блока управления считыванием, управляющий вход которого соединен с первым входом элемента И, выход которого подключен к первому входу элемента;.ИЛИ, второй вход элемента И соединен с выходом элемента

ИЛИ-НЕ, а второй вход элемента ИЛИ -, выходом элемента Vi НЕ, вход

ro подключены к выходам соответствующих элементов И-НЕ группы элементов

И-НЕ, первые входы которых подключены к соответствующим входам второй группы входов блока управления считыванием, а вторые входы - к соответствующим входам первой группы входов блока управления считыванием, выходы инверторов группы соединены с первыми вхоцами элементов ИЛИ-НЕ группы, 50 вторые входы которых соединены с соответствующими входами первой группы входов блока управления считыванием, а выходы элементов, ИЛИ-НЕ группы подключены к соответствующим входам первого элемента ИЛИ-НЕ,а блок сверт55 ки дополнительно включает группу элементов сравнения, группу коммутаторов, группу инверторов, группу элеI ментов И, элемент ИЛИ-НЕ, причем первая группа входов блока свертки соединена с первыми входами элементов сравнения, а также с управляющими входами коммутаторов группы, с первыми входами элементов ИСКЛЮЧАЮЦЕЕ ИЛИ группы и вторыми входами элементов И группы, а вторая группа входов блока свертки соединена с вторыми входами элементов сравнения и с первыми информационными входами коммутаторов, при этом выход каждого из элементов сравнения соединен с соответствующим входом элемента. Й, а выходы коммутаторов соединены с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы которых соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с третьими входами элементов И группы, выходы которых соединены с второй группой выходов блока свертки, первая группа входов которых подключена к вторым информационным входами коммутаторов.

Кроме того, блок сканирования ад- . ресов содержит триггер, сканирующий двоичный счетчик импульсов, элемент И, распределитель импульсов и дешифратор, причем первый вход блока сканирования соединен с первым входом элемента И, выход которого соединен с входом распределителя импульсов, выход, соответствующий нулевому разряду которого, соединен с входом двоичного сканирующего счетчика импульсов, а соответствующий третьему разряду распределителя импульсов - с входом дешифратора, соответствующим его старшему разряду, при этом все выходы сканирующего двоичного счетчика импульсов, а также выходы, соответствующие первому и второму разрядам распределителя импульсов, соединены с соответствующими выходами группы выходов блока сканирования, а часть из них, определяемая количеством слов в команде, соединена с остальными входами дешифратора, выход которого соединена с R-входом триггера, S-вход которого соединен с вторым входом блока сканирования, а выходс вторым входом элемента И.

На фиг.1 изображена блок-схема программного устройства; на фиг.2функциональная схема блока свертки; на фиг.3 - функциональная схема бло" ка управления считыванием; на фиг.41714576 функциональная схема блока сканирования адресов; на фиг.5 — формат управляющего слова.

Программное устройство управления (фиг. 1) содержит генератор 1 импуль5 сов, блок 2 сканирования адресов, блок 3 памяти программ, блок 4 таймера, блок 5 свертки, блок 6 управления считыванием, первый нормирующий блок 7, второй нормирующий блок 8 и шины 9-2 1. Блок 5 свертки (фиг.2) содержит группу элементов 22 сравнения, группу коммутаторов 23, первый элемент

И 24, группу инверторов 25, группу элементов 26 ИСКЛЮЧАЮЩЕЕ ИЛИ, группу элементов И 27 и ИЛИ-НЕ 28.

Блок управления считыванием (фиг.3) содержит группу инверторов 29, группу 20 элементов ИЛИ-НЕ 30, первый элемент

ИЛИ"HE 31, группу элементов ИЛИ-НЕ-32, элемент И 33, элемент И-НЕ 34, элемент ИЛИ 35..

Блок сканирования адресов (фиг.4) состоит из триггера 36, элемента

И 37, распределителя 38 импульсов, сканирующего двоичного счетчика 39, дешифратора 40.

Управляющее слово (фиг.5) состоит 30 из И разрядов. Структура управляющего слова определяет следующие группы сигналов:

Р ...Р к — код состояния признаков;

Т ...Т - код установки таймера;

Х 1...Х м- код конечного состояния;

Y<, Y,, Y» Y — код направления;

Z) Z р e о o7„„Е) код маски

4п где И - число ка нало в уп ра вления .

В каждом такте работы устройства

М-разрядное управляющее слово считывается из блока 3 памяти программ, причем кодсостояния признаков по шине 15 поступает на первую группу входов блока 6 управления считыванием, код уставки таймера по шине 13 — на группу входов блока 4 таймера,а код конечного состояния, код направления и код маски по шине 12 — на первую группу входов блока 5 свертки.

При наличии разбаланса сигналов на входах какого-либо из элементов 22 а сравнения (например i-ro канала управления) на выходе подключенного к ней инвертора 25 формируется сигнал уровня лог. "1". При этом, если значение соответствующего бита Y кода направления для данного канала управления равно лог. "1", то появляется сигнал высокого уровня на нечетном выхода Я, данного канала управления, если равен лог. "0" - на четном входе Q,, Эти сигналы по шине 17 поступают на группу входов первого нормирующего блока 7, разрешая работу

1 го двухпозиционного исполнительного механизма. По окончании его перестройки сигналы на i-ом элементе 22 сравнения становятся тождественными и происходит блокирование управляющего воздействия Ц, (или Q, ).

Аналогичным образом может быть возбуждено любое количество из M каналов управления в каждом такте управления, Для осуществления контроля за исполнительными механизмами, не изменяющими свое состояние в данном такте управления, на первые информационные входы коммутаторов 23 из второй группы входов блока 5 свертки подаются нормированные сигналы датчиков исполнительных механизмов D1...D „„, а на вторые информационные входы™ коммутаторов 23 подаются из первой группы входов блока 5 свертки сигналы кода конечного состояния Х ...Х „, которые одновременно с этим поступают на входы элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ 26, вторые входы которых подключены к выходам соответствующих коммутаторов 23.

В зависимости от значений битов кода маски Z, Z;, поступающих на управляющие входы i — го коммутатора 23 из первой группы входов блока

5 свертки, на выходе его формируется сигнал, тождественный либо коду ко.нечного состояния Х,,Х, либо входам D .,,D> . В первом случае состояние датчиков исполнительных механизмов данного канала не контролируется, так как на выходе i-ro элемента 26 ИСКЛЮЧАЮЩЕЕ ИЛИ имеем уровень логического нуля,.независимо от состояния входов 0,, 0 . Во втором случае, когда имеется разбаланс входных сигналов i-го элемента 26

ИСКЛЮЧАЮЩЕЕ ИЛИ (если возникло не" штатное состояние датчиков механизма, т.е. механизм самопроизвольно изменил свое положение, обрыв провода и т.п.), на его выходе формируется уровень лог. "1", который вызывает по171457 явление на выходе элемента ИЛИ-НЕ 28 сигнала уровня лог. "0", подаваемого на входы группы элементов И 27 и запрещающего прохождение управляющих

5 воздействий на исполнительные механизмы.

По окончании отработки шага программы сигнала на всех входах И и В элементов 22 сравнения должны попарно совпасть, при этом на выходе первого элемента И 24 формируется сигнал высокого уровня Р, который по-. ступает на выход блока свертки и по шине 16 на управляющий вход блока 4 таймера. По истечении времени, заданного кодом уставки блока таймера, на вьиоде последнего формируется сигнал уровня лог. "1", которь и по шине 14 поступает на управляющий вход 20 блока управления с«итыванием 6. При этом сигнал на выходе блока управления считыванием появляется в зависимости от кода признаков P ...P, поступающего по шине 15 на первую груп пу входов блока управления считыванием, а также от состояния внешних условий Dg,D<>,«, поступающих на его вторую Группу входов из второй группы выходов второг-о нормирующего 30 блока 8 по шине 19.

Единичное состояние битов Р ...Р кода состояния признаков активизирует соответствующие внешние условия

14,„ „..0 „„ g.Ïpè сосТоНННН активизированного внешнего условия, соответствующего уровню г.ог.."0", на выходе элемента ИЛИ-НЕ 31 формируется также уровень лог."0", который с помощью элемента и 33 запрещает появление сигнала "Считывание" на выходе блока управления независимо от состояния выхода блока свертки. Устройство зависает на данном шаге программы до появления уровня лог." 1" на активированном входе, что реализует режим программной остановки устройства по любому из 0 „...,Э,„„ внешних условий.

Единичное состояние битов P« ...Рк кода состояния признаков активизирует соответствующие внешние условия

D, ...D;„„ . Если состояние активиэированйого внешнего условия соответствует уровню лог. "1", формиру ется сигнал "Считывание" на выходе блока управления считыванием и происходит переход на следующий шаг программы,независимо от состояния выхо1 да блока свертки, что позволяет реали -" зовать условные переходы по любому из Dg, „< . «Dg>+к внешних условий.

Сигнал "Считывание", формируемый на выходе блока 6 управления считыванием, поступает по шине 11 на второй вход блока 2 сканирования адресов и устанавливает триггер 36 в состояние лог. "1". При этом, разрешается прохождение тактовых импульсов- (ТИ) с первого входа блока сканирования на вход распределителя 38 импульсов.

Импульс, поступающий с нуЛевого разряда распределителя импульсов, увеличивает на единицу содержимое сканирующего двоичного счетчика 39, выходы которого A>...И формирует адрес слова команды из блока памяти программ 3, считывание которого происхОдит с пОмОщью импульсОВ R/W СЕ поступающих с первого и второго разрядов распределителя импульсов.

Окончание цикла выборки команды определяется появляением сигнала лог. "1" на выходе дешифратора 40, стробируемого импульсом, поступающим с третьего разряда распределителя импульсов. При этом триггер 36 сбрасывается в лог. "0" и блокирует прохождение тактовых импульсов в распределитель 38 импульсов.

Формула и э о б р е т е н и я

1. Программное устройство управле" ния, содержащее первый и второй нормирующие блоки, блок сканирования адресов, блок памяти программ, блок свертки, включающий группу элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, и первый элемент И, выход которого соединен с выходом блока свертки, блок таймеров и генератор импульсов, выход которого сое" динен с первым входом блока сканирования адресов, выходы которого сое" динены с группой входов блока памяти, первая группа выходов которого соединена с первой группой входов блока свертки, вторая группа входов которого соединена с первой группой выходов второго нормирующего блока, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности в работе и расширения области его применения, он снабжен блоком управления считыванием, управляющий вход которого . соединен с выходом блока таймера, первая группа входов - с второй груп1714576

10 пой выходов блока памяти, вторая группа входов - с второй группой выходе в второго нормирующего блока, а выход - с вторым входом блока сканирования адресов, причем третья группа выходов блока памяти соединена с группой входов блока таймеров, управляющий вход которого соединен с выходом блока свертки, группа выходов которого соединена с группой входов первого нормирующего блока, при этом блок управления считыванием содержит группу инверторов, входы которых соединены с первой группой входов блока управления считыванием, первый элемент ИЛИ-НЕ, группу элементов

ИЛИ-НЕ, элементов И-НЕ, элемент И, элемент И-НЕ и элемент ИЛИ, выход которого подключен к выходу блока уп-. равления считыванием, управляющий вход которого соединен с первым вхо" дом элемента И, выход которого под-. ключен к первому входу элемента ИЛИ, второй вход элемента И соединен с выходом элемента ИЛИ-НЕ, а второй вход элемента ИЛИ вЂ” с выходом элемента И-НЕ,входы которого подключены к выходам соответствующих элементов V<"HÅ группы элементов И-НЕ,первые входы ко- торых подключены к соответствующим входам второй группы входов блока управления считыванием, а вторые входы — к соответствующим входам первой группы входов блока управления считыванием, выходы инверторов группы соединены с первыми входами элементов

ИЛИ-НЕ группы, вторые входы которых соединены с соответствующими входами первой группы входов блока управле- .40 ния считыванием, выходы элементов

ИЛИ-НЕ группы подключены к соответст; вующим входам первого элемента ИЛИ-.НЕ, а блок свертки дополнительно включает группу элементов сравнения, группу коммутаторов, группу инверторов, 45 группу элементов И, элемент ИЛИ-НЕ, причем первая группа входов блока свертки соединена с первыми входами элементов сравнения, а также с управляющими входами коммутаторов группы, с первыми входами элементов ИСКЛЮЧАЮЦ ЕЕ ИЛИ группы и вторыми входами элементов И группы, а вторая группа входов блока свертки соединена с вторыми входами элементов сравнения и с первыми информационными входами коммутаторов, при этом выход каждого из элементов сравнения соединен с соответствующим входом элемента И, а выходы коммутаторов соединены с вторыми входами элементов ИСКЛЮЧАЮЦЕЕ ИЛИ группы, выходы которых соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с третьими входами элементов И группы, выходы которых соединены с второй группой выходов блока свертки, первая группа входов которых подключена к вторым информационным входам коммутаторов.

2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок сканирования адресов содержит триггер, сканирующий двоичный счетчик импульсов, элемент И, распределитель импуль- сов и дешифратор, причем первый вход блока сканирования соединен. с первым входом элемента И, выход кото" рого соединен с входом распределителя импульсов, выход, соответствующий нулевому разряду которого, соединен с входом двоичного сканирующего счетчика импульсов, а выход, соответствующий третьему разряду распределителя импульсов, - с входом дешифратора, соответствующим его старшему разряду, при этом все выходы сканирующего двоичного счетчика импульсов, а также выходы, соответствующие первому и второму разрядам распределителя импульсов, соединены с соответствующими выходами группы выходов блока сканирования,а часть из них, определяемая количеством слов в команде, соединена с остальными входами дешифратора, выход которого соединен с R-входом триггера, S-вход которого соединен с вторым входом блока сканирования, а выход — c вторым входом элемента И.

1714576

1714576

1714576

ФиаФ :

Редактор Н.Химчук

Ф-г;

Заказ 693 Тираж Подписное

ВНИИПИ Государственного коМитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина,101, Г

ФЕ

М

МС

Составитель М.Клопов

Техред Л,Олийнык Корректор Н.Ревская