Устройство для опроса входов программируемого контроллера

Устройство для опроса входов программируемого контроллера

Иллюстрации

Показать все

Реферат

 

Изобретение касается автоматического управления производственным оборудованием . Цель изобретения - повышение надежности работы устройства за счет снижения его чувствительности к помехам. Устройство для опроса входов программируемого контроллера содержит мультиплексор 1, первый 2 и второй 4 блоки памяти данных, первый 3 и второй 5 запоминающие элементы, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ б и элемент И 7. Информационные входы мультиплексора через элементы 8 согласования соединены с датчиками сигналов объекта 9 управления. Входы записи обоих запоминающих элементов, входы выборки обоих блоков памяти данных и один вход элемента И подключены к выходам синхросо с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)э G 05 В 19/1.8

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4728017/24 (22) 07.08.89 (46) 07.03.92. Бюл, hh 9

{71) Научно-и роизводствен ное объединение .по технологии машиностроения для животноводства и кормопроизводства " РостНИИТМ" (72) К.Л.Ерошенко и В.Г.Шахназаров (53) 621,503.55 (088.8) (56) 1,Лыткин Б.И. и Левин А.А. Программируемые контроллеры, — M.: Машинострое.ние, 1985.

2. Авторское свидетельство СССР

ЬЬ 1001012, кл, G 05 В 19/18, 1983. (54) УСТРОЙСТВО ДЛЯ ОПРОСА ВХОДОВ

ПРОГРАММИРУЕМОГО КОНТРОЛЛЕРА

„„SU„„1718184 А1 (57) Изобретение касается автоматического управления производственным оборудованием. Цепь изобретения — повышение надежности работы устройства за счет снижения его чувствительности к помехам.

Устройство для опроса входов программируемого контроллера содержит мультиплексор 1, первый 2 и второй 4 блоки памяти данных, первый 3 и второй 5 запоминающие элементы, элемент NCKJllOЧАЮЩЕЕ ИЛИ

6 и элемент И 7. Информационные входы мультиплексора через элементы 8 согласования соединены с датчиками сигналов объекта 9 управления, Входы записи обоих запоминающих элементов. входы выборки обоих блоков памяти данных и один вход элемента И подключены к выходам синхро1718184 низации, а адресные входы мультиплексора и обоих блоков памяти данных — к соответствующим адресным выходам программируемого контроллера 10, В цикле опроса входов программируемого контроллера 10 при каждом очередном адресе вначале производится считывание информации из обоих блоков памяти данных и фиксация ее в соответствующих запоминающих элементах. Затем производится запись в оба блока памяти данных информации с выхода мультиплексора, причем во второй блок памяти данных запись происходит лишь при условии совпадения

Изобретение относится к регулирующим системам, к автоматике и вычислительной. технике и предназначено для использования в программируемых контроллерах, управляющих производственным оборудованием.

Известно устройство для опроса входов, содержащее мультиплексор, информационные входы которого через элементы согласования (входной формирователь) подключены к информационным входам устройства, адресные входы подключены к адресным выходам и рограммируемого контроллера, а выход соединен с входом данных последнего, Устройство работает в составе программируемого контроллера.

При опросе входов поступающие с адресных выходов контроллера адреса вызывают соединение соответствующих опрашиваемых входов с выходом мультиплексора, откуда информация о состоянии входов поступает на входданных программируемого контроллера. Защита от помех осуществлятся элементами согласования, в основном, путем гальванического разделения внутренних цепей устройства от источников сигналов обьекта (1).

Однако такая защита во многих случаях является недостаточной. Применение же для входов индивидуальных, достаточно эффективных фильтров делает устройство слишком громоздким и дорогим.

Наиболее близким по технической сущности к предлагаемому является устройство для опроса входов в составе программируемого контроллера, содержащее мультиплексор, информационные входы которого через элементы согласования подключены к информационным входам устройства, первый блок памяти данных (первый канал ЗУ), информационный вход которого соединен с выходом мультиплексора, первый запоминающий элемент (первый канал регистра

40 новой информации с информацией, записанной в первый блок памяти данных в предыдущем цикле опроса входов. В противном случае во втором блоке памяти данных остается прежняя запись и она будет выдана на вход данных программируемого контроллера 10. Новым в устройстве является наличие элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемента

И, а также их связей между собой и с другими элементами схемы, что исключает прохождение как отдельных, так и периодически повторяющихся сигналов длительностью меньше двух циклов опроса. 2 ил. памяти), информационный вход которого соединен с выходом первого блока памяти данных, второй блок памяти данных(второй канал ЗУ), адресные входы которого соедииены с соответствующими входами первого блока памяти данных и соответствующими адресными входами мультиплексора и подключены к соответствующим адресным выходам программируемого контроллера, второй запоминающий элемент (второй канал регистра памяти), информационный. вход кои рого соединен с выходом второго блока памяти данных, первый выход синхронизации программируемого контроллера подключен к входам выборки первого и второго блоков памяти данных. второй выход соединен с входом записи первого и второго запоминающих элементов, а третий выход синхронизации подключен к входу управления записью-считыванием первого блока памяти данных. Устройство содержит также мажоритарный элемент. При опросе входов поступающие с адресных выходов программируемого контроллера последовательно изменяющиеся адреса вызывают поочередное соединение опрашиваемых входов с выходом мультиплексора, откуда сигналы поступают.на один из входов мажоритарного. элемента. Два других входа мажоритарного элемента соединены с выходами обоих запоминающих элементов, на которых присутствуют сигналы тех же входов, записанные в двух предыдущих циклах опроса. Информационным входом устройства является выход мажоритарного элемента, соединенный с входом данных программируемого контроллера. Сигнал на нем всегда совпадает с одинаковыми сигналами на двух любых входах мажоритарного элемента, Таким образом исключаются

" отдельные случайные искажения входных сигналов, длящиеся менее двух циклов onроса (2), 1718184

Недостатком известного устройства является отсутствие у него устойчивости к импульсным помехам, повторяющимся с частотой в два раза ниже частоты повторений циклов. опроса входов, так как в этом случае.на входы мажоритарного элемента поступают пары сигналов, одинаковых между собой, но противоположных уровней в смежных циклах опроса входов контроллера, У большинства современных программируемых контроллеров частота повторений циклов опроса входов находится в пределах 50 — 500 Гц. Применительно к ним для известного устройства опасная частота повторяющихся помех может быть в пределах 25-250 Гц. Такие помехи вполне вероятны, источниками их могут быть сеть переменного тока, электрические разряды, сварки, мощные тиристорные выпрямители и преобразователи и др.

Целью изобретения является повышение надежности устройства для опроса входов путем уменьшения чувствительности к влиянию помех на правильный прием информации.

Повышение помехоустойчивости устройства для опроса входов позволяет расширить .область применения программируемых контроллеров, что может дать значительный эффект, Указанная цель достигается тем, что устройство для опроса входов программируемого контроллера, содержащее мультиплексор, информационные входы которого через элементы согласования подключены к информационным входам устройства, первый блок памяти данных, информационный вход которого соединен с выходом мультиплексора, первый запоминающий элемент, информационный вход которого соединен с выходом первого блока памяти данных, второй блок памяти данных, адресные входы которого соединены с соответствующими входами первого блока памяти данных и соответствующими адресными входами мультиплексора и подключены к соответствующим адресным выходам программируемого контроллера, второй запоминающий элемент, информационный вход которого соединен с выходом второго блока памяти данных, первый выход синхронизации программируемого контроллера подключен к входам выборки первого и второго блоков памяти данных, второй выход синхронизации соединен с входом записи первого и второго запоминающих элементов, а третий выход синхронизации подключен к входу управления записью-считыванием первого блока памяти данных, содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, выход которого соединен с входом управления записью-считыванием второго блока памяти данных, первый вход подключен к входу управления записью-считыванием первого блока памяти данных, э второй вход подключен к выходу элемента ИСКЛ ЮЧАЮ ЩЕ Е ИЛИ, первый вход которого соединен с инверсным выходом первого запоминающего элемента, второй вход — с выходом мультиплексора и с йнформационным входом второго блок памяти данных, а выход второго запоминающего элемента соединен с входом данных программируемого контроллера.

На фиг. 1 показана функциональная схема устройства; на фиг, 2 — циклограмма его работы.

Устройство содержит мультиплексор 1, первый блок 2 памяти данных, первый запоминающий элемент 3, второй блок 4 памяти данных, второй запоминающий элемент 5, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и элемент

И 7. Информационные входы мультиплексора через элементы 8 согласования подключены к информационным входам устройства, соединенным с датчиками сигналов объекта 9 управления. Элементы согласования осуществляют гальваническую развязку цепей объекта и устройства для опроса входов и согласование уровней их сигналов. Они могут быть построены, например, на основе оптронов. Адресные входы мультиплексора и обоих блоков памяти данных соединены между собой соответственно параллельно и подключены к адресным выходам программируемого контроллера

10, а выход второго запоминающего элемента — к входу данных программируемого контроллера. Первый выход синхронизации (С1) программируемого контроллера 10 подключен к входам выборки первого и второго блоков. памяти данных, второй выход синхронизации (С2) соединен с входом записи первого и второго запоминающих элементов, а третий выход синхронизации (СЗ) подключен к входу управления записью-считыванием первого блока памяти данных. Информационный вход первого запоминающего элемента соединен с выходом первого блока памяти данных, э инверсный выход — с одним из входов элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ. Другой вход этого элемента подключен к соединенным между собой информационным входам первого и второго блоков памяти данных и выходу мультиплексора, а выход соединен с одним из входов элемента И. Другой вход элемента И подключен к входу управления записью-считыванием первого блока памяти

1718184 данных, а выход соединен с входом управления записью-считыванием второго блока памяти данных. Информационный вход второго запоминающего элемента соединен с выходом второго блока памяти данных.

Устройство работает следующим образом.

8 каждом цикле работы программируемого контроллера имеется часть, когда производится систематический опрос состояний входов — цикл опроса входов. В это время присутствующий на адресных выходах программируемого контроллера параллельный двоичный код (адреса входов) изменяется последовательно от нуля до максимального значения. Последовательно изменяющиеся адреса поступают одновременно на адресные входы мультиплексора и обоих блоков памяти данных, Опрашиваемые входы через элементы согласования поочередно, соответственно адресам. соединяются с выходом мультиплексора. . На выходах синхронизации программируемого контроллера сигналы С1. С2 и СЗ появляются в соответствии с циклограммой (фиг. 2). Сигнал С1 поступает на вход (CS) выборки обоих блоков памяти данных и своим нулевым уровнем выводит их из режима хранения. Это происходит два раза при каждом адресе. Вначале при нулевом уровне сигнала СЗ, поступающего на вход управления записью-считыванием, производится считывание информации из обоих блоков памяти данных. Эта информация записыва.ется соответственно в первый и второй запоминающий элемент (О-триггеры} передним фронтом импульса С2, Затем при единичном уровнем сигнала СЗ производится запись в оба блока памяти данных информации с выхода мультиплексора, причем во второй блок запись происходит лишь при условии единичного уровня сигнала на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, что может быть лишь при совпадении уровней сигналов: сигнала, снимаемого непосредственно с выхода мультиплексора. и сигнала, записанного в первом запоминающем элементе, т.е. снятого с выхода мультиплексо-. ра при том же адресе в предыдущем цикле опроса входов и записанного в первом блоке памяти данных, а затем переписанного в первый запоминающий элемент. Таким образом, запись во второй блок памяти данных происходит лишь тогда, когда сигнал на выходе мультиплексора повторяет значение, которое он имел при том же адресе в предыдущем цикле опроса входов. Только

10 при этом условии сигнал с выхода мультиплексора может через второй блок памяти данных и второй запоминающий элемент попасть на вход данных программируемого контроллера. 8 противном случае во втором блоке памяти данных остается прежняя запись и она выдается на вход данных контроллера, Твк исключается не только прохождение отдельных сигналов длительностью меньше двух циклов опроса входов, но и периодических последовательностей таких сигналов независимо от частоты повторений.

Формула изобретения

Устройство для опроса входов программируемого контроллера, содержащее мультиплексор, информационные входы которого через элементы согласования подключены к информационным входам уст20 ройства, первый блок памяти данных. информационный вход которого соединен с выходом мультиплексора, первый запоминающий элемент, информационный вход которого соединен с выходом первого блока.

25 памяти данных, второй блок памяти данных, адресные входы которого соединены с соответствующими адресными входами первого блока памяти данных и соответствующими

- адресными входами мультиплексора и под30 ключены к соответствующим адресным выходам программируемого контроллера, второй запоминающий элемент, информационный вход которого соединен с выходом второго блока памяти данных, первый вы35 ход синхронизации программируемого контроллера подключен к входам выборки первого и второго блоков памяти данных, второй выход синхронизации соединен с входами записи первого и второго запоми40 нающих элементов, а третий выход синхронизации подключен к входу управления записью-считыванием первого блока памяти данных, î t л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, 45 в него введены элемент ИСКЛЮЧАЮЩЕЕ

WIN и элемент И, выход которого соединен с входом управления записью-считыванием второго блока памяти данных, а второй вход подключен к выходу элемента ИСКЛ ЮЧАЮ50 ЩЕЕ ИЛИ, первый вход которого соединен с инверсным выходом первого запоминающего элемента, а второй вход —. с выходом мультиплексора и с информационным входом второго блока памяти данных, выход

55 второго запоминающего элемента соединен с входом данных программируемого контроллера.

1718184

С2

Составитель Е.Волков

Техред M. Ìîðãåíòàë Корректор Н.Ревская

Редактор С.Пекарь

Производственно-.издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 880 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб., 4/5