Линейный интерполятор

Линейный интерполятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к устройствам автоматического управления и может быть использовано в системах программного управления движением. Целью изобретения является повышение точности задания траектории . Поставленная цель достигается использованием значения оценочной функции для пропорциональной коррекции скоростей изменения выходных сигналов интерполятора . 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К- АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. с

1 (21) 4748790/24 (22) 07.08.89 (46) 07.03.92.Бюл. N- 9 (71) Ленинградский институт точной механики и оптики (72) И.В.Мирошник, В.О.Никифоров и

А.А.Пономарев (53) 671.503.55 (088.8) (56) Ратмиров В.А. Основы программного управления станками. М.: Машиностроение, 1978, с. 121.

Там же,с. 117.

Изобретение относится к устройствам автоматического управления и может быть использовано в системах программного управления.

Известен линейный интерполятор (Ратмиров В.А. Основы программного управления станками. — М., Машиностроение, 1978, стр. 121), построенный по методу оценочной функции, в котором блок расчета оценочной функции определяет величину отклонения от заданной траектории, после чего в зависимости от знака оценочной функции и роизводится изменение одного или обоих выходных сигналов на фиксированную величину (шаг). Постоянство шага обуславливает независимость скорости компенсации отклонения от величины отклонения, что приводит к низкой динамической точности устройства.

Наиболее близким к предлагаемому яв- . ляется линейный интерполятор (Ратмиров

В.А, Основы программного управления,, Я2„„1718245 Al (ss>s 6 06 G 7/30, G 05 В 19/413 (54) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР (57) Изобретение относится к устройствам автоматического управления и может быть использовано в системах программного управления движением. Целью изобретения является повышение точности задания траектории. Поставленная цель достигается использованием значения оценочной функции для пропорциональной коррекции скоростей изменения выходных сигналов интерполятора. 1 ил. станками. — М, Машиностроение. 1978, стр.

117), содержащий два блока перемножения (БП) и два интегратора, первый задающий вход интерполятора соединен с первым входом первого БП, выход которого подключен к входу первого интегратора, второй задающий вход интерполятора соединен с первым входом второго БП, выход которого подключен к входу второго интегратора, третий задающий вход интерполяторэ соединен с вторыми входами обоих БП, выход первого интегратора является первым информаци онным выходом интерполятора, а выход второго интерполятора — вторым информационным выходом интерполятора.

Недостатком указанного интерполятора является накопление ошибки интегрирования, вызванное ограниченной точностью используемых интеграторов и технологическим разбросом параметров элементов, что приводит к снижению точности задания траектории, 1718245

40

55

Целью изобретения является повышение точности задания траектории.

Для этого в линейный интерполятор, содержащий два блока перемножения и два интегратора, первый задающий вход интерполятора подключен к первому входу первого блока перемножения, второй задающий вход интерполятора подключен к первому входу второго блока перемножения, третий задающий вход интерполятора подключен к вторым входам первого и второго блоков перемножения, выход первого интегратора является первым информационным выходом линейного интерполятора, а выход второго интегратора является вторым информационным выходом, дополнительно введены четыре блока перемножения, сумматор, два блока сравнения и инвертирующий масштабный усилитель, выход первого блока перемножения соединен с суммирующим входом первого элемента сравнения; выход которого подключен к входу nepeoro интегратора, первый вход третьего блока перемножения подключен к выходу первого интегратора, а его выход — к инвертирующему входу второго элемента сравнения, выход второго блока перемножения соединен с первым входом сумматора, выход которого соединен с входом второго интегратора, выход четвертого блока перемножения подключен к суммирующему входу второго элемента сравнения, выход которого через, инвертирующий масштабный усилитель соединен с первыми входами пятого и шестоro блоков перемножения, выход пятого блока перемножения подключен к инвертирующему входу первого элемента сравнения, а выход шестого блока перемножения подключен к второму входу сумматора, первый вход четвертого блока перемножения соединен с выходом второго интегратора, первый задающий вход интерполятора соединен с вторыми входами четвертого и шестого блоков перемножения, а второй задающий вход интерполятора соединен с вторыми входами третьего и пятого блоков перемножения.

На чертеже изображен предлагаемый интерполятор.

Интерполятор содержит первый, второй, ..., шестой блоки перемножения (БП)

1 — 6, первый и второй элементы сравнения (ЭС) 7 и 8, сумматор 9, первый и второй интеграторы 10 и 11 и инвертирующий масштабный усилитель 12.

Первый задающий вход интерполятора соединен с первыми входами БП 1, 4 и 6, второй задающий вход интерполятора — с первыми входами Бп 2, 3 и 6, в третий эвдвющий вход интерполятора — с вторыми вхо5

I дами БП 1 и 2. Выход первого БП 1 связан с суммирующим входом первого ЭС 7, инвертирующий вход которого подключеН к выходу БП 5. Выход БП 2 соединен с первым входом сумматора 9, второй вход которого подключен к выходу БП 6. Выход ЭС 7 соединен с входом первого интегратора 10, подключенного выходом к второму входу БП

3. Выход сумматора 9 соединен с входом второго интегратора 11, подключенного выходом к второму входу БП 4. Выход БП 3 соединен с инвертирующим входом ЗС 8, суммирующий вход которого связан с выходом БП 4. Выход ЭС 8 через инвертирующий масштабный усилитель 12 соединен с вторыми входами БП 5 и 6. Выход интегратора

10 является первым информационным выходом линейного интерполятора, а выход интегратора 11 — вторым информационным выходом линейного интерполятора. При этом на первый и второй задающие входы интерполятора подаются сигналы cos а и .з1п а в соответствии с уравнением реализуемой траектории — sine у +сова уг=0, где yi и уг — выходные сигналы интерполятора, а на третий задающий вход интерполятора подается сигнал контурной скорости A.

Уравнение разомкнутого интерполятора (прототипа) с учетом ошибок практической реализации записывают в виде у = (1 + е1) cos а . Ч„, уг =(1+e) slnа ° Чк. где é1, 82 — малые постоянные.

Источниками подобных ошибок любого реального непрерывного интегратора являются ограниченность коэффициента усиления операционного усилителя, на. котором реализован интегратор, дрейф нуля на его входе, наличие. сигнальных помех. Основной источник подобных ошибок цифрового интегратора — ограниченная точность реги-. стров, связанная с ограничением разрядной сетки ЭВМ.

Тогда динамика отклонения описывается уравнением е = (яг — е ) sin а . cos а Чк, е (t) = (ez — е1) sin а . cos а V, ° t .

1718245

Таким образом. при П ci з 0 ошибка e(t) монотонно возрастает. В основу формирования задающих воздействий у1 и у2 данного устройства положен расчет дина.мической модели вида 5 у» =cosa Чк — K ° slna е, у1(0) = :yjo, уа =sloka Чк+К cosa е, уг(0) =yjo, «3

10 е (t) Чк

Таким образом, накопления ошибки не. происходит и ее величина обратно пропорциональна коэффициенту обратной связи К.

Формула изобретения

Линейный интерполятор, содержащий два блока перемножения и два интегратора, первый задающий вход интерполятора подключен к первому входу первого блока пе- З0 ремножения, второй задающий вход интерполятора подключен к первому входу второго блока перемножения, третий зада-. ющий вход интерполятора подключен к вторым входам первого и второго блоков З5 перемножения, выход первого интегратора

1 где К<0 — коэффициент обратной связи. . Для данного. замкнутого интерполятора аналогично получают

15 е =К e+(ez — е ) з1п а cosa Ч», является первым информационным выходом линейного интерполятора, а выход второго интегратора является вторым информационным выходом, отличающийся тем, что, с целью повышения точности задания траектории, в него введены четыре блока перемножения, сумматор, два блока сравнения и инвертирующий масштабный усилитель, выход первого блока перемножения соединен с суммирующим входом первого элемента сравнения, выход которого подключен к входу первого интегратора, первый вход третьего блока перемножения подключен к выходу первого интегратора, а

его выход — к инвертирующему входу второго элемента сравнения, выход второго блока перемножения соединен с первым входом сумматора, выход которого соединен с входом второго интегратора, выход четвертого блока перемножения подключен к суммирующему входу второго элемента сравнения, выход которого через инвертирующий масштабный усилитель соединен с первыми входами пятого и шестого блоков перемножения, выход пятого блока перемножения подключен к инвертирующему входу первого элемента сравнения, а выход шестого блока перемножения подключен к второму входу сумматора, первый вход четвертого блока перемножения соединен с выходом вто-", рого интегратора, первый задающий вход интерполятора соединен с вторыми входами четвертого и шестого блоков перемножения, а второй задающий вход интерполятора соединен с вторыми входами третьего и пятого блоков перемножения.