Устройство для декодирования кода рида-соломона

Устройство для декодирования кода рида-соломона

Иллюстрации

Показать все

Реферат

 

Изобретение является усовершенствованием устройства по а. с. № 1332539 и относится к электросвязи и вычислительной технике, может быть использовано для повышения помехоустойчивости в системах передачи и обработки цифровой информации , в частности в цифровой звукозаписи. Целью изобретения является повышение помехоустойчивости устройства. Устройство содержит блок 1 вычисления синдромов, блок 2 циклического преобразования синдромов , буферный накопитель 3,. блоки сумматооов 4-6. преобразователи 7-9 кода, сумматоры 10 и 11, счетчик 12, дешифратор 13, триггер 14, блок ключей 15 и 16. информационный и контрольный входы 17 и 18, выходы 19 и 20 синхронизации, информационный и контрольный выходы 21 и 22. Благодаря введению в устройство дешифратора 23, блока 24 индикации Однократной ошибки, блока ИЛИ 27 и дополнительных ключей 25 и 26 обеспечивается дополнительное исправление однократной ошибки при сохранении возможности исправления одного или двух стираний. 1 ил. сл с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)$ H 03 М 13/00 ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1332539 (21) 4802123/24 (22) 14,03.90 (46) 07.03.92. Бюл, № 9 (71) Ленинградский электротехнический.институт связи им, проф. M.À. Бонч-Бруевича (72) А,Ю, Абелит, А.B. Буданов, Г.П. Брызгина, О,С. Когновицкий, Н.П, Карнилова и А.П.

Чепиков (53) 681.325(088.8) (56) Авторское свидетельство СССР

¹ 1332539, кл, Н 03 M 13/00, 30,12,85, (54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНИЯ

КОДА РИДА-СОЛОМОНА (57) Изобретение является усовершенствованием устройства по а, с, ¹ 1332539 и относится к электросвязи и вычислительной технике, может быть использовано для повышения помехоустойчивости в системах. Ж» 1718385 А2 передачи и обработки цифровой информации, в частности в цифровой звукозаписи.

Целью изобретения является повышение помехоустойчивости устройства. Устройство содержит блок 1 вычисления синдромов, блок 2 циклического преобразования синдромов, буферный накопитель 3,, блоки сумматооов 4 — 6, поеобразователи 7 — 9 кода, сумматоры 10 и 11, счетчик 12, дешифратор

13, триггер 14, блок ключей 15 и 16, информационный и контрольный входы 17 и 18, выходы 19 и 20 синхронизации, информационный и контрольный выходы 21 и 22.

Благодаря введению в устройство дешифратора 23, блока 24 индикации однократной ошибки, блока ИЛИ 27 и дополнительных ключей 25 и 26 обеспечивается дополнительное исправление однократной ошибки при сохранении воэможности исправления одного или двух стираний. 1 ил.

1718385

Изобретение относится к электросвязи и вычислительной технике, может быть использовано для повышения помехоустойчивости в системах передачи и обработки цифровой видео- или звукозаписи и является усовершенствованием известного устройства для декодирования кода Рида-Соломона по авт, св. N 1332539.

Известно декодирующее устройство, содержащее блоки вычисления и циклического преобразования синдромов, буферный накопитель, первый, второй и третий блоки сумматоров, первый, второй и третий преобразователи кода, первый и второй сумматоры, счетчик, первый дешифратор, триггер, первый и второй блоки ключей, информационный и контрольный входы и выходы, а также первый и второй входы синхронизации.

Причем блок вычисления синдромов, первые, вторые и третьи выходы которого подключены к соответствующим входам, блока циклического преобразования синдромов, первые, вторые и третьи выходы которого соединены соответственно с первым, вторыми входами первого блока сумматоров и первыми входами второго блока сумматоров. буферный накопитель, информационные выходы которого соединены с первыми входами третьего блока сумматоров, триггер и первый блок ключей, выходы которого соединены с вторыми входами третьего блока сумматоров, информационные входы буферного накопителя и блока вычисления синдромов объединены и являются соответствующими информационными входами устройства, вход синхрон иэации триггера и первые входы синхронизации буферного накопителя, блока вычисления синдромов и блока циклического преобразования синдромов объединены и являются первым входом синхронизации устройства, вторые входы синхронизации буферного накопителя, блока вычисления синдромов и блока циклического преобразования синдромов объединены и являются вторым входом синхронизации устройства, счетчик, счетный вход которого и контрольный вход буферного накопителя объединены и являются контрольным входом устройства, первый и второй входы синхронизации счетчика подключены к одноименным входам синхронизации устройства, выходы счетчика соединены с входами первого дешифратора, выход которого подключен к информационному входу триггера,- прямой и инверсный выходы которого соединены с первым и вторым информационными входами второго блока ключей, первый выход которого подключен к управляющему входу первого блока ключей, выходы первого и второго блока сумматоров соединены через одноименные преобразователи кода с одноименными входами первого сумматора, выходы которого через третий преобразователь кода подключены к первым входам второго сумматора, вторые входы которого и вторые входы второго блока сумматоров объединены и подключены к соответствую10 щим первым выходам блока циклического преобразования синдромов, выходы второго сумматора соединены с информационными входами первого блока ключей, выходы

15 третьего блока сумматоров и второй выход второго блока ключей являются соответственно информационными и контрольными выходами устройства.

Декодирующее устройство работает следующим образом. Из поступающей на вход декодера последовательности определяются синдромы So, Si, Sz и подсчитывает20 ся число флагов стираний N, которые сопровождают стертые байты. Если число стираний N = 1 или N = 2, то вычисляются значения ошибок в стертых байтах и осуществляется их коррекция, В остальных случаях все информационные байты передаются на выход вместе с флагами (если их больше двух) или без них, если флагов не было, 30

Недостаток известного устройства заключается в том, что в его схеме производится только исправление двух стираний.

Цель изобретения — повышение помехо35 устойчивости декодирующего устройства за счет исправления или одной ошибки, или двух стираний.

Обоснованием этого являются следующие теоретические предпосылки.

40 После определения синдромов So, Si, Sz проверяется их равенство нулю, и если это так, то это означает, что ошибок нет и информационные байты выдаются потребителю. Если все синдромы не равны нулю и

45 одновременно число стираний (N = О) равно нулю, то это может означать, что возможна одна ошибка, В этом случае система уравнений для случая одной ошибки имеет следующий вид:

50 $ = Yi;

Si = YiÈi = Yi a:

Sz=ьх1 =ч а - ; где Yi — значение ошибки;

Xi — адрес ошибочного символа; а — примитивный элемент поля;

i — место ошибки.

Из этой системы уравнений следует условие наличия однократной ошибки

So Sz+Si =О, г

1718385 выходы которого подключены к входам блоков сумматоров 4 и 5, причем первый и второй выходы — к входам блока 4 сумматора, а

1-й и 3-й — к входам блока сумматора 5.

Информационный вход 17 подключен к буферному накопителю 3 (емкость которого равна числу байт в блоке п), к которому подключен также и контрольный вход 18, Соответственно информационный 17 и контрольный 18 выходы буферного накопителя

3 соединены с блоком сумматоров 6 и блоком 16 ключей. Выход блока сумматора 6 является информационным выходом устройства 21. Выходы блоков сумматоров 4 и

5 соединены соответственно с входами преобразователей 7 и 8 кода. выходы которых подключены к входам сумматора 10, выход которого соединен с входом преобразователя кода 9. выход которого соединен с первым входом сумматора 11, второй вход

Таким образом, если это равенство выполняется при отсутствии стираний (N = О), то предлагаемое устройство переходит в режим исправления однократной ошибки.

Причем $0 является значением ошибки, а 5

S1 место ошибки определяется как a = —.

So

Для достижения поставленной цели в схему введены второй дешифратор, блок индикации однократной ошибки, третий.и 10 четвертый блоки ключей, и между выходами первого. блока ключей и вторыми выходами третьего блока сумматоров введен блок элементов ИЛИ, вход и выход второго дешифратора подключены соответственно к 15 выходу счетчика и первому управляющему входу блока индикации однократной ошибки, второй управляющий, первый, второй и третий информационные входы которого подключены соответственно к первому вхо- 20 ду синхронизации устройства и соответст вующим выходам блока вычисления синдромов, выходы блока индикации однократной ошибки соединены с первыми входами третьего блока ключей, вторые выходы 25 и входы которого подключены соответственно к выходам первого блока сумматоров и первым входам четвертого блока ключей, вторые выходы которого подключены соответственно к первым выходам блока цикли- 30 ческого преобразования синдромов и вторым входам блока элементов ИЛИ.

На чертеже приведена структурная схема предлагаемого декодирующего устройства. 35

Схема содержит блок 1 вычисления синдромов, выходы которого (по числу синдромов) соединены с .входами блока 2 циклического преобразования синдромов, которого подключен к первому выходу блока 2 циклического преобразования синдромов. Выход сумматора 11 подключен к первому входу блока 15 ключей, второй вход которого подключен к первому выходу блока 16 ключей, Информационный вход устройства 17 соединен с входом блока 1 вычисления синдромов. Контрольный вход устройства 18 соединен с входом счетчика

12, выход которого подключен к дешифратору 13, выход которого соединен с входом триггера 14, первый и второй выходы которого подключены к входам блока 16 ключей.

Первый вход синхронизации 20 соединен с блоками 2 и 3. Вход счетчика 12 подключен также к входу введенного дешифратора 23, выход которого соединен с первым входом введенного блока 20 индикации однократной ошибки, второй вход которого соединен с входом 19 синхронизации, а третий. четвертый и пятый входы соответственно с выходами блока 2 циклического преобразования синдромов. Выход блока 24 соединен с первым управляющим входом введенного блока 25 ключей. Второй вход введенного блока 25 ключей подключен к выходу блока 4 сумматоров, а выход блока

25 ключей подключен к первому входу введенного блока 26 ключей, второй вход которого подключен к первому выходу. блока 2.

Выход блока 26 ключей соединен с первым входом введенного блока ИЛИ 27, второй вход которого. соединен с выходом блока 15 ключей, а выход блока ИЛИ 27 — с вторым входом блока- 6 сумматоров, Второй выход блока 16 является контрольным выходом устройства 22.

Предлагаемое устройство работает следующим образом.

При поступлении на вход 17 устройства информационных и проверочных байт они записываются в буферный накопитель 3 и одновременно в блоке 1 производится вычисление синдромов.

Одновременно подсчитывается счетчиком 12 число стираний N, поступивших на вход 18, Если число стираний в блоке данных N = 1 или N = 2, то сигнал с первого выхода триггера 14 подается на первый вход блока 16 ключей. При помощи блоков

2 — 9 происходит определение значения ошибок в стертых символах и их исправление.

При этом через открытый блок 15 ключей и блок ИЛИ 27 на сумматор 6 подаются значения ошибок и происходит их исправление, При N «3 происходит копирование флагов. при этом признаки стираний передаются на контрольный выход 22.

При отсутствии стираний и наличии однократной ошибки в принятом блоке дан1718385

Таким образом, схема предлагаемого устройства обеспечивает исправление не только одного или двух стираний, но и дополнительно еще одного ошибочного байта, что и увеличивает помехозащищенностьть.

Составитель А.Буданов

Редактор С.Патрушева Техред M,Моргентал Корректор M.Øàðàøè

Заказ 890 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ных устройство работает следующим образом, При срабатывании дешифратора 23 нулевого состояния счетчика 12 и наличии сигнала синхронизации 19 (момент окончания приема очередного блока) разрешается запись синдромов $о, $1, Sz из блока 1 вычисления синдромов в блок 24 индикатора однократной ошибки, где проверяется выполнение условия наличия однократной ошибки, т.е. S< $ .+ S> = О. Если оно

2 выполняется, то это означает наличие однократной ошибки. При этом сигналом с выхода блока 24 подготавливается к открытию ключ 25, который откроется в момент равенства S и $>, что фиксируется сумматором 4, сигналом с выхода которого открывается ключ 25, который, в свою очередь, открывает ключ 26 и значение синдрома $о (это есть величина однократной ошибки) подается через блок ИЛИ 27 на сумматор 6 для исправления ошибочного байта.

Ф ор мул а и зо 6 рете н ия

Устройство для декодирования кода Рида-Соломона по авт. св. % 1332539, о тл ич а ю щ е е с я тем, что, с целью повышения

5 помехоустойчивости устройства, в него введены второй дешифратор, блок индикации однократной ошибки, третий и четвертый блоки ключей и между выходами первого блока ключей и вторыми входами третьего

10 блока сумматоров введен блок элементов

ИЛИ, вход и выход второго дешифратора подключены соответственно к выходу счетчика и первому управляющему входу блока индикации однократной ошибки, второй уп15 равляющий, первый, второй и третий информационные входы которого подключены соответственно к первому входу синхронизации устройства и соответствующим выходам блока вычисления синдромов, выходы

20 блока индикации однократной ошибки соединены с первыми входами третьего блока ключей, вторые входы и выходы которого подключены соответственно к выходам первого блока сумматоров и первым входам четвертого блока ключей, 25 вторые входы и выходы которого подключены соответственно к первым выходам блока циклического преобразования синдрома и BTopblM входам блока элементов ИЛИ.