Устройство синхронизации цифрового сигнала

Устройство синхронизации цифрового сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи JH может быть использовано в цифровых системах передачи для устранения фазового дрожания. Цель изобретения - повышение точности синхронизации цифрового сигнала путем снижения фазового дрожания. Устройство синхронизации цифрового сигнала содержит фазовый дискриминатор 1, элемент ИЛИ 2, регистр сдвига 3, формирователи сигнала считываниялри опережении и запаздывании фазы 4 и 5, блок выбора 6 режима работы, элемент задержки 7, К элементов И 81-8к. Цель достигается за счет того, что осуществляется запись информационного сигнала, подверженного фазовому дрожанию, в ячейки памяти (регистр сдвига), изменяющаяся во времени хранения двоичного сигнала в регистре сдвига и выдачи синхронизированного информационного сигнала на выход устройства. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 04 J 3/06

ГОсудАРстВенный кОмитет

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4741532/09 (22) 26.09.89 (46) 15.03.92. Бюл. М 10 (71) Московский институт связи (72) В.А.Абрамов, Г.В.Шемякин, С.M.Áðèñêман и Н.И.Семенов (53) 621.394,662 (088.8) (56) Левин Л.С., Плоткин М.А. Цифровые системы передачи информации. с. 56, рис. 3.2 и с, 59, рис. 3,4. (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ

ЦИФРОВОГО СИГНАЛА (57) Изобретение относится к технике связи ,и может быть использовано в цифровых системах передачи для устранения фазового дрожания. Цель изобретения — повышение

„„. Ж„„1720161 А1 точности синхронизации цифрового сигнала путем снижения фазового дрожания. Устройство синхронизации цифрового сигнала содержит фазовый дискриминатор

1, элемент ИЛИ 2, регистр сдвига 3, формирователи сигнала считывания.при опережении и запаздывании фазы 4 и 5, блок выбора

6 режима работы, элемент задержки 7, К элементов И 81 — 8y,. Цель достигается эа счет того, что осуществляется запись информационного сигнала, подверженного фаэовому дрожанию,в ячейки памяти (регистр сдвига), изменяющаяся во времени хранения двоичного сигнала в регистре сдвига и выдачи синхронизированного информационного сигнала на выход устройства. 2 ил.

1720161

Изобретение относится к технике связи и может быть использовано в цифровых системах передачи для устранения фазового дрожания.

Известны устройства синхронизации цифрового сигнала, содержащие секционную линию задержки, схему ИЛИ и узлы

"Запрет".

Недостатком устройства является небольшая точность и диапазон синхронизации.

Наиболее близким по технической сущности к предлагаемому устройству является устройство, содержащее фазовый дискриминатор (временной детектор), регистр сдвига (запоминающее устройство) и элемент ИЛИ. Устройство позволяет синхронизировать цифровые сигналы, имеющие небольшие отличия в скорости.

Недостатком устройства является небольшая точность синхронизации в условиях интенсивного фазового дрожания цифровых сигналов, Кроме того, в известном устройстве имеет место появление собственного фазового дрожания за счет невозможности полного подавления переменных составляющих в управляющем напряжении. Это дополнительно сни>кает точность синхронизации цифрового сигнала.

Цель изобретения — повышение точности синхронизации цифрового сигнала путем снижения фазового дрожания.

На фиг. 1 изображена структурная схема устройства синхронизации цифрового сигнала; на фиг. 2 — временные диаграммы работы.

Устройство состоит (фиг. 1) из фазового дискриминатора 1, элемента ИЛИ 2, регист.ра сдвига 3, формирователя 4 сигнала считывания при опережении фазы, формирователя 5 сигнала считывания при запаздывании фаз, блока выбора 6 режима работы, элемента задержки 7, К элементов

И 81 — 8к. . Работа устройства осуществляется следующим образом.

Перед началом работы все триггеры, счетчики и регистр сдвига, входящие в устройство, сброшены в исходное состояние, При этом на первом считывающем выходе формирователя 4, а также на первом считывающем выходе формирователя 5 имеют место уровни "1". На всех остальных счить вающих выходах формирователей 4 и

5 имеют место уровни "0". Под действием уровней "1" с первых считывающих выходов формирователей 4 и 5 оказывается открытым четвертый элемент И 8п, Остальные элементы И будут закрыты, вследствие подачи на их первые входы уровней "0" со считывающим выходом формирователей 4 и 5, На информационный вход устройства поступает цифровой сигнал (фиг. 2а). На

5 первый тактовый вход устройства подаются тактовые импульсы, выделенные с помощью внешнего устройства (ВТ4) из информационных импульсов и подвер>кенные как и информационные импульсы фазовому

10 дрожанию (фиг. 2б). На второй тактовый вход устройства поступают высокостабильные тактовые импульсы (фиг, 2в) от местного внешнего генератора, имеющего фазовую автоподстройку частоты. На управляющий

15 вход устройства в течение всего времени работы подается от внешнего устройства либо уровень "1", либо уровень "0". При помощи данных сигналов создаются два режигпа работы устройства, когда имеет место переполнение регистра сдвига 3. В этом

20 случае с целью уменьшения потерь информационных символов устройство автоматически переходит либо в режим передачи цифрового сигнала без подавления фазового дро>кания ("0" на управляющем входе), 25 либо в режим с "проскальзыванием" ("1" на управляющем входе).

В фазовом дискриминаторе 1 осуществляется обнаружение моментов опережения или запаздывания фазы тактовых импуль30 сов с фазовым дрожанием (фиг. 2б) относительно высокостабильных тактовых импульсов (фиг. 2в), на значения, кратные 2.

В моменты опережения фазы тактовых импульсов (фиг. 2б) на 2, 3, 6 и т.д., по отноше35 нию фазы высокостабильных тактовых импульсов (фиг. 2в) на первом выходе фазового дискриминатора 1 появляются короткие импульсы (2г). В моменты запаздывания фазы тактовых импульсов (фиг. 2б) на 2, 4, 6

40 и т.д. по отношению фазы высокостабильных тактовых импульсов (фиг. 2в) на втором выходе фазового дискриминатора 1 появляются короткие импульсы (фиг, 2д), На управляющих входах формировате45 лей 4 и 5 имеют место уровни "1", а на управляющем выходе блока выбора 6 уровень "0". Под действием данного уровня, поступающего на первые управляющие входы формирователей 4 и 5, эти блоки не фун50 кционируют.

Цифровой сигнал с информационного входа устройства проходит через элемент задер>кки 7 на информационный вход регистра сдвига (РС) 3. На тактовый вход PC 3

55 поступают тактовые импульсы, подвер>кенные фазовому дрожанию (фиг. 2б) с тактового выхода блока выбора 6 (при наличии на управляющем входе устройства уровня "0"), На четвертом такте информационный им1720161

20

55 пульс, поступивший на вход PC 3, появляется на выходе четвертой ячейки PC 3 (четвертом выходе PC). Импульсы с фазовым дрожанием с четвертого выхода PC 3 проходят через открытый четвертый элемент И 84 и элемент ИЛИ 2 на выход устройства, Рабочий режим устройства, связанный с подавлением фазового дрожания, наступает при смене знака приращения фазы в информационных импульсах (фиг. 2а) от запаздывания к опере>кению. Признаком смены знака приращения фазы от запаздывания к опережению является прекращение импульсов на втором выходе фазового дискриминатора и появление импульсов на первом выходе фазового дискриминатора 1.

На временных диаграммах такой. случай имеет место, например, с появлением импульса 1 или импульса 4 (фиг. 2г). Под действием импульса 1 или 4 (фиг. 2г). поступающего на первый синхронизирующий вход блока выбора б, на управляющем выходе данного блока появляется уровень

"1". Этот уровень обозначает переход уст,— ройства в рабочий режим с подавлением фазового дрожания в цифровом сигнале, На тактовом выходе блока выбора б . (тактовом входе РС) появляются высокостабильные тактовые импульсы (фиг. 2в), под действием которых информационные импульсы, поступающие на информационный вход PC 3, записываются в него и продвигаются с каждым тактовым импульсом вдоль

PC 3.

Рассмотрим отрезок времени, когда фаза информационных импульсов (фиг. 2а) непрерывно опережает моменты появления высокостабильных тактовых импульсов на втором тактовом входе устройства (фиг. 2в), В этом случае тактовые импульсы на первом тактовом входе устройства (фиг; 2б) также опережают по фазе тактовые импульсы на втором тактовом входе устройства (фиг. 2в), При поступлении на информационный вход PC 3 информационного символа 1 ("0", фиг. 2а) он записывается в первую ячейку

PC под действием тактового импульса

1(фиг. 2в), Если бы изменение фазы между информационными и тактовыми импульсами (фиг. 2а, в) не происходило, то за 4 такта информационный символ 1 оказался бы на четвертом выходе РС 3 и далее на выходе устройства. Однако, при изменении фазы происходит иначе, С приходом информационного импульса 2 ("1") он не может быть записан в PC 3, так как тактовый импульс 2 (фиг, 2в) появляется только после того, как информационный импульс 2 оканчивается.

Для записи этого информационного импульса в РС 3 используем тактовый импульс

3 (фиг. 2б) тактовой последовательности, флуктуирующей по фазе. Запись в PC 3 оказывается возможной благодаря небольшой задержке (элемент задержки 7) информационных импульсов относительно тактовых импульсов на первом тактовом входе устройства.

Выделение тактового импульса 3 (фиг.

2б). служащего для записи информационного импульса 2 (фиг. 2а) в РС 3,осуществляется при помощи фазового дискриминатора 1.

Признаком для такого выделения является наличие двух подряд тактовых импульсов 2 и 3 (фиг. 2б) между тактовыми импульсами 1 и 2 (фиг. 2в). В этот момент тактовые импульсы, показанные на фиг. 2б, опережают на период тактовые импульсы, изобра>кенные на фиг. 2в.

Тактовый импульс 3 (фиг, 2б) с первого выхода фазового дискриминатора 1 (фиг. 2г) поступает на первый синхронизирующий вход блока выбора б и далее с его тактового выхода подается на тактовый вход РС 3, Под действием данного импульса происходит запись информационного импульса 2 (фиг.

2а) в РС3, Информационный вход 2 (фиг. 2а) появляется на первом выходе РСЗ. Одновременно информационный импульс 1 (фиг. 2а) оказывается сдвинутым во вторую ячейку

PC 3 и появляется на втором выходе PC.

Поскольку информационный импульс 1(фиг.

2а) появился на первом выходе PC 3 в момент появления тактового импульса 1 (фиг.

2в), а заменяется на информационный импульс 2 (фиг, 2а) в момент появления тактового импульса 3 (фиг. 26), то длительность данного информационного импульса оказывается меньше длительности тактового интервала стабильной последовательности (фиг. 2B).

Тактовый импульс 3 (фиг. 2б) с первого выхода фазового дискриминатора 1 поступает также на первые тактовые входы формирователей 4 и 5, однако, заставляет сработать только формирователь 4. На втором считывающем выходе формирователя 4 появляется уровень "1", а на первом выходе — уровень "0", Следствием этого будет открытие пятого элемента И 8ь и закрытие четвертого элемента И 84.

Далее под действием тактового импульса 2 (фиг. 2в) происходит запись информационного импульса 3 (фиг. 2а) в ячейку РС 3.

Одновременно информационный импульс 1 оказывается сдвинутым в третью ячейку РС

3, а информационный импульс 2 во вторую ячейку РС 3.

С приходом тактового импульса 3 (фиг.

2в) происходит запись информационного

1720161

15

40

55 импульса 4 (фиг. 2а) в первую ячейку РС 3.

Одновременно осуществляется сдвиг информационного импульса 1 в четвертуха ячейку РС 3, информационного импульса 2 в третью ячейку PC 3, а информационного импульса 3 во вторую ячейку РС.

Запись информационного импульса 5 в первую ячейку PC 3 производится при помощи тактового импульса 6 (фиг. 2б), который появляется на первом выходе фазового дискриминатора 1 (фиг. 2г). При этом информационные импульсы 1, 2, 3, 4 (фиг, 2а) оказываются сдвинутыми соответственно в

5, 4, 3, 2 ячейки РС 3.

Под действием тактового импульса 6 (фиг. 2б) или,что то же самое,под действием импульса 2 (фиг. 2г) на третьем считывающем выходе БФССОФ 4 появляется уровень "1 ", а на втором считывающем выходе устанавливается уровень "0", Вследствие этого открывается шестой элемент И 8е и закрывается пятый элемент И 85.

С приходом тактового импульса 4 (фиг.

2в) происходит запись информационного импульса 6 (фиг. 2а) в первую ячейку PC 3.

При этом информационные импульсы 1, 2, 3, 4, 5 (фиг. 2а) оказываются сдвинутыми соответственно в 6, 5, 4, 3, 2 ячейки РС 3. Информационный импульс 1 с шестого выхода PC

3 прикладывается к второму входу шестого элемента И BI> и проходит через него и элемент ИЛИ 2 на выход устройства (фиг. 2е).

Далее под действием тактового импульса 5 (фиг. 2в) производится запись информационного импульса 7 (фиг. 2а) в первую ячейку PC 3. Одновременно осуществляется сдвиг информационных импульсов 2, 3, 4, 5, 6 соответственно в ячейки б, 5, 4, 3, 2 PC.

Информационные импульсы 1 (фиг. 2а) сдвигатотся из шестой ячейки в седьмую, а на выходе шестой ячейки РС 3 появляется информационный импульс 2, который проходит через открытый шестой элемент И BI; u элемент ИЛИ 2 на выход устройства, Запись информационного импульса 8 (фиг. 2а) в первую ячейку РС 3 осуществляется при помощи тактового импульса 9 (фиг, 2б), который появляется на первом выходе фазового дискриминатора 1. При этом информационные импульсы 2, 3, 4, 5, б, 7 (фиг.

2а) сдвигаются соответственно в 7, 6, 5, 4, 3, 2 ячейки РС 3, Пад действием тактового импульса 9 (фиг, 2б) на четвертом считывающем выходе формирователя 4 появляется уровень "1", а на третьем считывающем выходе формирователя 4 устанавливается уровень "0".

Вследствие этого открывается седьмой элемент И 87 и закрывается шестой элемент И

8в. Информационный импульс 2, сдвинутый из шестой ячейки в седьмую, продолжает поступать на выход устройства, так как вместе со сдвигом этого импульса произошло переклточение с шестого элемента И BI; на седьмой элемент И (не показан). Смена инфармационнога импульса 2 на информационный импульс 3 (фиг. 2а) на выходе седьмого элемента И происходит под действием тактового импульса 6(фиг.2а). Далее работа схемы происходит аналогично

Рассмотрим теперь работу устройства на отрезке времени, когда фаза инфармацианных импульсов (фиг. 2а) отстает от моментов появления высокостабильных тактовых импульсов (фиг. 2в), Мгновенная частота флуктуирующих па фазе тактовых импульсов (фиг. 2б) оказывается на этом интервале ни>ке, чем тактовая частота стабильной последовательности (фиг, 2в), В результате будет иметь место такое пала>кение, когда между двумя импульсами (например, 19 и

20) тактовой последовательности, показанной на фиг. 2, уменьшаются два импульса (например, 17 и 18) тактовой последовательности, показанной на фиг. 2в.

f1pvI наличии сдвоенных тактовых импульсов стабильной последовательности (например 17 и 18, фиг. 2в) происходит двухкратная запись одного и того >ке информационного импульса (например, 19, фиг, 2n) в РС 3. Для избежания этого необходимо из сдвоенных тактовых импульсов (фиг. 2в) перед их подачей на тактовый вход PC 3 устранить второй импульс (например 18, >иг, 2в). С этой целью импульсы (например

18, фиг, 2в) с второго выхода фазового дискрим>инатора 1 подаются на второй синхранизирующий вход блока выбора б, Под воздействием данных импульсов в блоке выбара 6 осуществляется устранение из тактавай последовательности (фиг. 2в), подаваемой на второй тактовый вход блока выбора, импульсов 15, 18, 21 (фиг. 2в), которые теперь не поступают на тактовый вход

РС ".

Работа устройства с момента появления тактового импульса 16 (фиг. 2в), Под воздействием да тного импульса осуществляется запись инфармацианнага импульса 18 (фиг.

2а) в первую ячейку РС 3, Одновременно осуществляется сдвиг информационных импульсов 13, 14, 15, 16, 17 соответственно в ячейки 6, 5, 4, 3, 2 регистра сдвига. Поскольку в этом время открытым оказывается только шестой элемент И Bg, та информационный импульс 13 (фиг. 2а, е) с шестого выхода PC 3 проходит через данный элемент, а также элемент ИЛИ 2 на выход устройства.

1720161

С приходом тактового импульса 17 (фиг, 2в) происходит зались информационного импульса 19 s первую ячейку PC 3, Пр этом информационные импульсы 14, 15, 16, 17, 18 оказываются сдвинутыми соответственно в

6, 5, 4, 3, 2 ячейки PC 3. Информационный импульс 14 (фиг. 2а) проходит через открытый шестой элемент И 86 и элемент ИЛИ 2 на выход устройства, сменяя информационный импульс 13 (фиг. 2а, е), Поскольку тактовый импульс 18 (фиг. 2а) отсутствует в импульсной последовательности, подаваемой на тактовый вход PC 3, то повторной записи информационного импульса 19 (фиг. 2a) не происходит, Не происходит также сдвига информационных импульсов, записанных в б, 5, 4, 3, 2 ячейки

РС3;

Однако необходимо передать на выход устройства очередной информационный импульс 15 (фиг. 2а, е), который находится в пятой ячейке PC 3. Для этого используют переключение с шестого элемента И 8I. на пятый элемент И 85, который своим вторым входом подключен к пятой ячейке РС 3. Переключение осуществляется под действием тактового импульса 18 (фиг. 2в), поступающего с второго выхода фазового дискриминатора на второй тактовый вход БФССОФ

4. На втором считывающем выходе

БФССОФ 4 появляется уровен. "1", под действием которого открывается пятый элемент К 8g, С приходом тактового импульса 19 (фиг.

2в) происходит запись информационного импульса 20 в первую ячейку РС 3. Одновременно осуществляется сдвиг информационных импульсов 16, 17, 18, 19 соответственно в ячейки 5, 4, 3, 2 PC 3. Информационный импульс 16 (фиг. 2а, е) проходит через открытый пятый элемент И 85 и элемент ИЛИ

2 на выход устройства. Далее работа схемы происходит аналогично.

Сравнивая временную диаграмму, показанную на фиг, 2в, с временными диаграммами, изображенными на фиг. 2а и б, видно, что максимальное значение опере>кения фазы информационных импульсов (фиг, 2а) относительно высокостабильных тактовых импульсов (фиг. 2в) на одном временном отрезке приблизительно равно максимальному значению запаздывания фазы информационных импульсов (фиг. 2а) на другом временном отрезке и равно трем тактовым интервалам. Это поло>кение отражено на графике, показанном на фиг. 2>к. Данный график соответствует огибающей фазового дрожания (фазовой модуляции), содержащегося в цифровом сигнале. ем фазы в сторону опережения, в работу должны включиться также элементы И, находящиеся слева от четвертого элемента И

84, причем номер включаемого элемента И

20 определяется величиной разности между

50

В случае равенства или преобладания отклонения фазы в сторону опережения над отклонением фазы в сторону запаздывания (что видно по характеру изменения полуволны огибающей фазового дрожания на фиг, 2>к, когда, например, положительная полуволна имеет большую величину, чем отрицательная полуволна), в работу включаются только элементы И справа от четвертого элемента И 84, причем номер включаемого элемента И определяется величиной максимального отклонения фазы в сторону опере>кения.

В случае преобладания отклонения фазы в сторону запаздывания над отклоненимаксимальными значениями отклонения фазы в сторону запаздывания и опережения, Рассмотрим последний случай более подробно. При наличии приращений фазы информационных импульсов (фиг. 2а) относительно тактовых (фиг. 2в) в сторону опережения происходит последовательное переключение элементов И, находящихся справа от 4 элемента И 84. Поскольку выход устройства последовательно подключается к 4, 5, 6 ... К выходам PC 3 через упомянутые элементы И, то при наличии изменения фазы в сторону опережения, происходит компенсация изменения фазы за счет увеличения времени задержки информационныхх импульсов в регистре сдвига 3. Пусть, например, максимальному значению отклонения фазы в сторону опережеения соответствует открытие шестого элемента И 86

Далее при смене знака приращения фазы от опережения к запаздыванию начинают последовательно открываться пятый элемент И 8в, четвертый элемент

И 84; Поскольку продолжает иметь место преобладание отклонения фазы в сторону запаздывания по отношению к отклонению фазы в сторону опережения, то для компенсации этого дополнительного запаздывания в устройстве необходимо создать зквивалент опережения фазы. Это достигается путем последовательного включения сначала третьего элемента И Зз, а затем второго элемента И 8z и первого элемента И 81, которые включаются по мере нарастания преобладания отклонения фазы в сторону запаздывания, по отношению отклонения фазы в сторону опережения (фиг. 2ж, а, в).

Включение 1, 2, 3 элементов И (81, 82, 8з) осуществляется при помощи БФССЗФ 5.

7720161

50

Следует заметить, что при наличии приращений фазы в сторону опере>кения и появления коротких импульсов (3, 6, 9 на фиг.

2б) на первом выходе фазового дискриминатора 1, от первого же импульса срабатывает формирователь 4 и на его управляющем выходе появляется уровень "0", Этот сигнал поступает на второй управляющий вход формирователя 5 и выключает этот блок из работы, Г1ри смене знака приращения фазы от опережения к запаздыванию имеет место появление коротких импульсов на втором выходе фазового дискриминатора 1 (импульсы 15, 18. 21 на фиг. 2в или, что то же самое, импульсы 1, 3 на фиг. 2д). С приходом ца второй тактовый вход формирователя 4 импульса 3 (фиг. 2д), на первом считывающем выходе данного блока устанавливается уровень "1", а на его управляющем выходе появляется уровень "1". Этот уровень поступает на второй управляющий вход формирователя 5 и включает этот блок в работу.

В случае дальнейшего отклонения фазы в сторону запаздывания имеет место дальнейшее появление коротких импульсов на втором выходе фазового дискриминатора.

Под действием этих импульсов (которые поступают HB второй тактовый вход формирователя 5) на втором, третьем, четвертом считывающих выходах данного блока последовательно появляется уровень "1", который заставляет последовательно открываться третий, второй, первый элементы И Яз, Hz, 87. Таким образом, при изменении фазы ицформационных импульсов в сторону запаздывания происходит компенсация этого запаздывания за счет уменьшения времени задержки импульсов в регистре сдвига 3, Вместе с появлением уровня "1" на втором считывающем выходе БФССЗФ 5 на его управляющем выходе появляется уровень "0", который прикладывается к второму управляющему входу формирователя 4 и выключает этот блок из рабаты.

При смене знака приращения фазы информационных импульсов (фиг, 2а) от запаздывания к опережению имеет место появление коротких импульсов на первом выходе фазового дискриминатора 1 и их прекращение на втором выходе фазового дискриминатора, Под действием этих импульсов, поступа ощих нз первый тактовый вход БФССЗФ 5, на третьем, втором, первом считыва,о.цих выходах данного блока последовательно появляется уровень "1", который заставляет последовательно открываться второй, третий, четвертый эле5

45 менты И 82, 8з, 84. Таким образом при изменении фазы информационных импульсов в сторону опережения происходит компенсация этого опережения за счет увеличения времени задержки импульсов в регистре сдвига 3, Вместе с появлением уровня "1" на первом считывающем выходе формирователя 5 на его управляющем выходе появляется уровень "1", который прикладывается к второму управляющему входу формирователя 4 и включает этот блок в работу. Далее работа происходит аналогично.

Перегрузки в работе устройства могут выражаться в устойчивом преобладании размаха фазового сдвига (одного знака) над компенсирующей способностью устройства, что проявляется, в частности, в нехватке емкости регистра сдвига 3. В этом случае в работе оказывается, например,последняя К-я ячейка PC 3, а открытым оказывается последний К-й элемент И 8к, в то время как приращения фазы в сторону oneре>кения продолжают иметь место. Такой режим работы устройства мог наступить, например, вследствие кратковременных перерывов в поступгении информационных импульсов (фиг. 2а) на информационный вход устройства. В результате могут произойти смещения режима работы и падение компенсирующей способности устройства, Для устранения этого явления необходимо произвести повторный запуск устройства, т.е. восстановление исходного режима работы. Перевод устройства в режим запуска осуществляется следующим образом. В момент перегрузки (в случае опережения фазы) на (К-3)-м считывающем выходе БФССОФ 4 устанавливается уровень "1", который поступает íà второй управляющий вход блока выбора 6. В другом случае перегрузки (при запаздывании фазы) уровень - 1" устанавливается на четвертом считывающем выходе

БФССЗФ 5, который поступает также на первый управляющий вход блока выбора 6, Для того, чтобы устройство перешло из рабочего режима в исходный режим (режим поиска), необходимо, чтобы уровень "1" появился бы, например, на (К-3)-м считывающем выходе формирователя 4 несколько раз подряд, что позволяет отличить случайные всплески. приращения фазы от систематического преобладания фазового сдвига одного знака, После, например, пятикратного поступления уровня "1" на второй управляющий вход блока выбора 6 на управляющем выходе данного блока появляется уровень "0", при помощи которого выключаются из рабо13

1720161 ты формирователи 4 и 5, а устройство переходит в исходный режим (режим поиска). сс с

Формула изобретения

Устройство синхронизации цифрового сигнала, содержащее фазовый дискриминатор, первый вход которого является первым тактовым входом устройства. формирователь сигнала считывания и запоминающий блок, в состав которого входят регистр сдвига, элементы И и элемент ИЛИ. о т л и ч а ющ е е с я тем, что, с целью повышения точности синхронизации цифрового сигнала путем снижения фазового дрожания, в него введены блок выбора режима работы и элемент задержки, а формирователь сигнала считывания выполнен в виде формирователя сигнала считывания при опережении фазы и формирователя сигнала считывания при запаздывании фазы, при этом первый выход фазового дискриминатора соединен с первыми тактовыми входами формирователей сигнала считывания при определении и запаздывании фазы и с первым синхронизирующим входом блока выбора режима работы, управляющий выход которого подключен к первым управляющим входам формирователей сигнала считывания при опере>кении и запаздывании фазы, к вторым тактовым входам которых и к второму синхронизирующему входу блока выбора режима работы подключен второй выход фазового дискриминатора, управляющий выход и второй управляющий вход формирователя сигнала считывания при опережении фазы соединены соответственно с вторым управляющим входом и с управляющим выходом формирователя сигнала считывания при запаздывании фазы, первые считывающие выходы формирователей сигнала считывания при запаздывании и опережении фазы соединены соответственно с первым и вторым управляющими входами блока выбора режима работы, первый, второй, третий и четвертый считывающие выходы формирователя сигнала считывания

5 при запаздывании фазы соединены соответственно с первыми входами четвертого, третьего, второго и первого элементов И, второй, третий, ... (К-3) считывающие выходы формирователя сигнала считывания при

10 опережении фазы соединены соответственно с первыми входами пятого, шестого ...

К-го элементов, каждый из К выходов регистра сдвига подключен к второму входу соответствующего элемента И, первый

15 считывающий выход формирователя сигнала считывания при опережении фазы соединен с третьим входом четвертого элемента

И, выходы К элементов И соединены с соответствующими входами элемента ИЛИ, fl8p"

20 вый тактовый вход фазового дискриминатора, который является первым тактовым входом устройства, соединен с соответствующим входом блока выбора режима работы, второй тактовый вход которого

25 соединен с соответствующим входом фазового дискриминатора и является вторым тактовым входом устройства, управляющим входом которого является третий управляющий вход блока выбора режима работы, чет30 вертый и пятый управляющие входы которого соединены соответственно с четвертым считывающим выходом формирователя сигнала считывания при запаздывании фазы и (К-3)-м считывающим

35 выходом формирователя сигнала считывания при опере>кении фазы, тактовый выход блока выбора режима работы соединен с тактовым входом регистра сдвига, к инфор.мационному входу которого подключен вы40 ход элемента задержки, вход которого является информационным входом устройства.

1720161 ю и <г а тг f6 69 ю t9 га 99 гг 66 66 99 26 69 б

2 6 s 6 7 В Р rD и а 66 66 69 ff 19 16 19 26 tf 22 г

8 1 2 3 д е

2 3 В Х d 7 В В 16 и 12 12 f6 19 16 1r 12 19 2о 21 72 22 21 99 1

Составитель В,Евдокимова

Техред M,Ìîðãåíòàë Корректор С Шевкун

Редактор M.Òoâòèí

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 777 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5