Устройство для деления

Устройство для деления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой вычислительной технике и предназначено для использования в универсальных и специализированных вычислительных устройствах . Целью изобретения является сокращение аппаратурных затрат при делении делимого меньшего делителя по абсолютной величине. Цель достигается за счет исключения вычислительных ячеек из (т - к) рядов (т - число рядов матрицы, к-параметр) матрицы и подачи на входы заемов усеченных рядов матрицы корректирующего операнда заема. Предлагаемая матрица позволяет получать частное с т-разрядной точностью при сокращении площади кристалла на 30-40%. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 7/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М (О

ЬЭ

U = АС+ AG + CG;

2 = А®0(С&6). (1) К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4764333/24 (22) 04,12,89 (46) 23.03,92. Бюл, N 11 (71) Харьковский автомобильно-дорожный институт им. Комсомола Украины (72) В.В. Шатилло, С,Н. Прохоров, А.Б. Богаевский и Л.С. Явиц (53) 681.325 (088,8) (56) Авторское свидетельство СССР

N 1247863, кл. G 06 F 7/52, 1985, Карцев М,А., Брик В.А, Вычислительные системы и синхронная арифметика, — М.: Радио и связь, 1981, с, 224, рис. 51.2.

Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных арифметических устройствах.

Целью изобретения является сокращение затрат оборудования при делении делимого меньшего делителя по абсолютной величине.

На фиг. 1 изображена функциональная схема устройства; на фиг. 2 — функциональная схема. вычислительной ячейки; на фиг. 3 и 4-примеры, поясняющие предложенный подход к формированию корректирующего операнда заема, .

Устройство содержит матрицу вычислительных ячеек 1, входы 2 и 3 делимого и делителя соответственно, элементы НЕ 4. выходы 5 и 6 частного и остатка от деления соответственно и входы 7 заема.

„„SU „„1721602A1 (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ (57) Изобретение относится к цифровой вычислительной технике и предназначено для использования в универсальных и специализированных вычислительных устройствах. Целью изобретения является сокращение аппаратурных затрат при делении делимого меньшего делителя по абсолютной величине. Цель достигается за счет исключения вычислительных ячеек иэ (m - k) рядов (m — число рядов матрицы, k-параметр) матрицы и подачи на входы заемов усеченных рядов матрицы корректирующего операнда заема. Предлагаемая матрица позволяет получать частное с m-разрядной точностью при сокращении площади кристалла на 30 — 40% 4 ил.

Вычислительная ячейка 1 содержит одноразрядный вычитатель 8 и мультиплексор

9, первый 10, второй 11 и третий 12 информационные входы, управляющий вход 15 и информационные выходы 13, 14 и 16, Вычислительная ячейка 1 устройства деления описывается следующей системой уравнений где А — значение логической величины на входе 10;

С вЂ” на входе 11;

G — на входе 12;

0 — на входе 15;

U — на выходе 13;

Z — на выходе 16..

1721602

Устройство работает следующим образом.

В исходном состоянии на входах 2.12.п, 3,1 —. З.п + k — 1, 7.1-7.k установлены сигналы и0". Процесс вычисления начинается с подачи на входы 2,2 — 2.п разрядов делителя, а на входы 3,1 — З.п разрядов делимого.

На входах 3,п + 1 — 3.п + k - 1 и 7.1 — 7,k в процессе вычислений присутствуют сигналы и0", По окончании переходного процесса в матрице, который протекает в соответствии с системой (1), на выходах 5.1 — 5..m устанавливаются разряды частного, а на выходах 6.1 — 6лп — разряды остатка, которые при вычислениях не учитываются, Предлагаемая матрица обеспечивает в общем случае вычисление частного с точностью не хуже 2, Покажем, что уменьшение аппаратурных затрат при реализации матрицы деления не снижает точности вычислений. Предположим, что исходная матрица имеет и рядов по и вычислительных ячеек в каждом ряду, т. е. матрица должна обеспе-п чивать вычисления с точностью 2

Рассмотрим случай усечения (и — 1) ряда, т. е. максимально возможного случая усечения матрицы, Получим (фиг. 3 и 4) усеченную матрицу и отбрасываемую часть. Очевидно, что для сохранения результата вычисления с неизменной точностью на входы заема усеченных рядов матрицы необходимо подать соответствующий корректирующий операнд заема. Для определения вида корректирующего операнда проанализируем отбрасываемую часть матрицы. Анализ проведен для двух примеров: деление 0,100 на

0,101.и деление 0,100 на 0,110 (фиг. 3 и 4).

Из рассмотренных примеров видно, что точность вычисления усеченной матрицы не ухудшается, если в качестве корректирующего операнда использовать операндделителя, Моделирование показало, что если в качестве корректирующего операнда заема использовать операнд делителя, усеченная матрица деления обеспечивает вычисление частного с точностью не хуже 2 " (fl — количество рядов матрицы).

Дробная часть частного от деления содержит в общем случае и разрядов, т. е, m разрядов после запятой. Если разрядность делимого и (и m), то усекать можно в пределе (и - 1) рядов устройства, причем первый усекаемый ряд имеет номер m (п - 1), а последний m. Число достоверных разрядов после запятой равно m--{n-1), Значения разрядов частного, формируемых (n - 1) усеченными рядами, отличаются от достоверных на величину не более чем 2, Следовательно, можно сделать вывод, что предложенный подход при формировании корректирующего операнда заема позволяет при снижении аппаратурных затрат обеспечить требуемую точность вычисления матрицы деления.

5 Число отбрасываемых ячеек определяется из выражения (и 1}п

2 (2) доу г1 ", >00%

О 2П1 (3) и составляет в сравнении с известным устройством величину порядка 40%.

Формула изобретения

Устройство для деления, содержащее К рядов по и вычислительных ячеек (где и— разрядность. делимого устройства), (m - k)

25 рядов по (и + k -J) вычислительных ячеек в каждом ряду (где j — номер ряда, J = К+ 1, m;

m — разрядность частного) и m элементов

НЕ, выходы которых соединены с выходами соответствующих разрядов частного уст30 ройства, первый информационный вход(1, i) вычислительнои ячеики(где i = 1. и - Тдля

1 = 2) соединен с первым информационным выходом (1 - 1, i + 1)-й вычислительной ячейки, первый информационный вход О, р)-й

35 вычислительной ячейки (где р = 1, n+ К -1- 1) соединен с первым информационным выходом (j - 1, р + 1)-й вычислительной ячейки, первые информационные входы вычислительных ячеек первого ряда соединены с

40 входами разрядов делимого устройства, входы (i - 1)-х разрядов делителя которого соединены с вторыми информационными входами i-x вычислительных ячеек первой строки, второй информационный вход пер45 вой вычислительной ячейки первого ряда соединен с входом логического нуля устройства и с третьими информационными входами (r, п) вычислительных ячеек (r = 1, К, вторые информационные входы (1. S)-й (где пО S=1.п)и },t)é(т=1.пчК-}}вычислительных ячеек соединены с вторыми информационными входами(I -1, S)-й и 0- 1, t)-й вычислительных ячеек соответственно, третьи информационные входы (1, S)-й и (j, t)-й вы55 числительных ячеек соединены с третьими выходами (I S+ 1)-й и (1; t+ 1)-й вычислительных ячеек соответственно, третьи выходы первых вычислительных ячеек r-й и j-й строки соединены с входами r-го и J-го элементов НЕ соответственно и управляющими

10 где и — разрядность делителя.

Снижение аппаратурных затрат размерности m х и оценивается по выражению

1721602

Гт-г Г

6,m

%c. 3.

Ю 1б

Фиг.2 входами вычислительных ячеек r-й и /-й строки соответственно, первые выходы первых вычислительных ячеек всех строк соединены с выходами соответствующих разрядов остатка устройства, о т л и ч а ющ е е с я тем, что, с целью сокращения затрат оборудования при делении делимого меньшего делителя по абсолютной величине, третьи информационные входы Ц, и - | + 1 -х вычислительных ячеек соединены с входами

5 соответствующих разрядов делителя устройства.

1721602

1 1

Составитель В.Шатилло

Техред M.Ìoðãåíòàë Корректор О,Кравцова

Редактор И,Шмакова

Производственно-издательский комбинат "Патент". г. Ужгород, ул,Гагарина, 101

Заказ 953 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. Раушская наб.. 4/5