Устройство для преобразования бинарных сигналов

Устройство для преобразования бинарных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике и предназначено для подавления помех в трактах преобразования сигналов из аналоговой формы в цифровую. Цель изобретения - повышение помехоустойчивости . Для этого в устройство введены n-разрядный преобразователь 1 прямого параллельного двоичного кода в параллельный код Грея и n-разрядный преобразователь 3 параллельного кода Грея в прямой параллельный двоичный код, соединенные между собой через п включенных параллельно мажоритарных преобразователей 2. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 К 5/19

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

IlPI ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4812072/21 (22) 14.02.90 (46) 23.03.92. Бюл. М 11 (71) Самарский политехнический институт им. В.B.Êóéáûøåâà (72) А.Н.Тырсин, В.К.Семенычев, IO.С,Дмитриев и А.Н.Мозгунов (53) 621,374.3(088.8) (56) Гитис Э.И. и Пискунов Е.А. Аналого-цифровые преобразователи. — M.: Энергоиздат, 1981, с. 224-233.

Авторское свидетельство СССР N

1243119, кл. Н 03 К 5/19, 1985.

„, Ы „„1721810 А1 (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ БИНАРНЫХ СИГНАЛОВ (57) Изобретение относится к измерительной технике и предназначено для подавления помех в трактах преобразования сигналов из аналоговой формы в цифровую.

Цель изобретения — повышение помехоустойчивости. Для этого в устройство введЕны и-разрядный преобразователь 1 прямого параллельного двоичного кода в параллельный код Грея и и-разрядный преобразователь 3 параллельного кода Грея в прямой параллельный двоичный код, соединенные между собой через и включенных параллельно мажоритарных преобразователей 2, 2 ил.

1721810

Изобретение относится к измерительной технике и может быть использовано для подавления помех в трактах преобразования сигналов из аналоговой формы в цифровую. 5

Целью изобретения является повышение помехоустойчивости.

На фиг,1 представлена блок-схема устройства; на фиг.2 — схема включения устройства в тракт преобразования аналоговых 10 сигналов в цифровые.

Устройство для преобразования бинарных сигналов содержит и-разрядный преобразователь 1 прямого параллельного двоичного кода в параллельный код Грея, 15 включенные параллельно и мажоритарных преобразователей 2, и-разрядный преобразователь 3 параллельного кода Грея в прямой параллельный двоичный код, входные и 20 выходные шины, шину тактовых импульсов, Входные шины соединены с входами преобразователя 1 прямого параллельного двоичного кода в параллельный код Грея, выходы которого соединены с информационными 25 входами соответствующих мажоритарных преобразователей 2, соединенных своими тактовыми входами с шиной тактовых импульсов. Выходы всех мажоритарных преобразователей 2 соединены с соответствующими 30 входами преобразователя 3 параллельного кода Грея в прямой параллельный двоичный код, выходы которого соединены с выходными шинами.

Устройство для преобразования бинар- 35 ных сигналов работает следующим образом.

На все и входов преобразователя 1 прямого параллельного двоичного кода в параллельный код Грея с входных шин X>,...,X> 40 поступают бинарные импульсы, представляющие собой прямой параллельный двоичный код. С выходов преобразователя 1 прямого параллельного двоичного кода в параллельный код Грея сигналы поступают 45 на информационные входы соответствующих мажоритарных преобразователей 2, осуществляющих подавление помех. С выходов и мажоритарных преобразователей 2 сигналы поступают на соответствующие 50 входы преобразователя 3 параллельного кода Грея в прямой параллельный двоичный код, где формируются выходные бинарные импульсы, которые подают на выходные шины Yn,...,Y1. На тактовые входы всех мажоритарных преобразователей 2 с шины Т тактовых импульсов синхронно с входными импульсами поступают тактовые импульсы с периодом, равным длительности такта, управляющие их работой.

Один из способов включения устройства для преобразования бинарных сигналов в тракт преобразования аналоговых сигналов в цифровые приведен на фиг.2. Этот тракт включает в себя датчик 4, аналогоцифровой преобразователь 5, устройство 6 для преобразования бинарных сигналов, устройство 7 цифровой обработки сигналов.

Если в сигнале присутствуют разряды, на которые помехи не влияют, то их можно не подвергать преобразованию данным устройством. Для обеспечения синхронности разрядов выходного сигнала в указанные старшие разряды необходимо ввести элементы задержки на один такт.

Использование устройства для преобразования бинарных сигналов позволяет повысить помехоустойчивость преобразования и тем самым улучшить качество измеряемой информации, Формула изобретения

Устройство для преобразования бинарных сигналов, содержащее и мажоритарных преобразователей бинарных импульсов, тактовые входы которых соединены с шиной тактовых импульсов, входные и выходные шины параллельного двоичного кода,о т л ич а ю щ е е с я тем, что, с целью повышения помехоустойчивости, в него введены и-разрядный преобразователь параллельного кода Грея в прямой параллельный двоичный код и и-разрядный преобразователь прямого параллельного двоичного кода в параллельный код Грея, входы и выходы которого соединены соответственно с входными шинами параллельного двоичного кода и с информационными входами мажоритарных преобразователей бинарных импульсов, выходы которых через п-разрядный преобразователь параллельного кода Грея в прямой параллельный двоичный код соединены с выходными шинами параллельного двоичного кода, 1721810

25

35

45

Составитель А,Тырсин

Техред М.Моргентал Корректор M.Äåì÷èê

Редактор О.Хрипта

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 964 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5