Способ преобразования временного сдвига между двумя сигналами и устройство для его осуществления

Способ преобразования временного сдвига между двумя сигналами и устройство для его осуществления

Иллюстрации

Показать все

Реферат

 

союз соВетских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l9) (!!) (я)5 G 04 F 10/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И. ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4721062/21 (22) 19.07.89 (46) 30.03.92. Бюл, N 12 (71) Физико-механический институт им.Г.В.Карпенко (72) B.Ä.Ïîãðåáåííèê и П.М.Сопрунюк (53) 681.3(088.8) (56) 1. Авторское свидетельство СССР

Q 838659, кл. G 04 F 10/04, 1978.

2. Авторское свидетельство СССР

М 970305, кл. G 04 F 10/04, 1981. (54) СПОСОБ ПРЕОБРАЗОВАНИЯ ВРЕМЕННОГО СДВИГА МЕЖДУ ДВУМЯ СИГНАЛАМИ И УСТРОЙСТВО ДЛЯ ЕГО

ОСУЩЕ СТВЛ ЕНИЯ (57) Изобретение относится к измерительной технике. Целью изобретения является расширение функциональных возможностей. Поставленная цель в способе достигается введением операций параллельного преобразования мгновенных значений входных сигналов и запоминания максимального значения на заданное время, а также определяют. последовательности поступления входных сигналов; Способ заключается также в параллельном интегрировании входных сигналов, инвертировании проинтегрираванных сигналов, масштабном преобразовании по амплитуде и их интегрировании, а также формировании начала и конца входного временного интервала, Цель в устройстве достигается введением устройства 17 определения последовательности поступления входных сигналов, индикатора 18 и в каждый из каналов преобразования — пиковых детекторов 5,6. Устройство также содержит два идентичных канала 1.2 преобразования, в состав которых входят масштабные weepторы 7,8, коммутаторы 9,10, интеграторы

11,12, электронные ключи 13,14 и компараторы 15,16, а также блок 3 управления, элемент "Неравнозначность" 4, входные шины

"Вход 1", "Вход 2", "Пуск" и выходную шину, 2

"Выход". 2 с.п.ф-лы, 3 ил.

1723560

Изобретение относится к измерительной технике и предназначено для преобразования временного сдвига между сигналами в интервал времени.

Устройство для реализации способа содержит два одинаковых канала преобразования, включающие нормализаторы уровня сигналов, преобразователи напряжениеток и общую часть, состоящую из формирователя, одновибратора, двух ключей, интегрирующего конденсатора, нуль-органа, двух триггеров, блока управления и устройства для измерения интервала времени (1).

Недостатками известного способа и устройства являются низкое быстродействие, . вызванное необходимостью приведения входных сигналов к одному уровню, и невозможность измерения временных сдвигов между одиночными сигналами, Наиболее близким к предлагаемому по технической сущности способу является способ преобразования временного сдвига между двумя сигналами, основанный íà параллельном интегрировании неинвертированных входных сигналов, приЧем время интегрирования входных сигналов больше длительности фронтов и ожидаемой длительности между сигналами, затем инвертировании входных сигналов, масштабном преобразовании tio амплитуде и их интегрировании, формировании начала и конца выходного временного интервала при достижении проинтегрированными инвертированными сигналами нулевого уровня (2).

Устройство для реализации способа содержит два одинаковых канала преобразования, каждый из которых содержит интегратор, электронный ключ, компаратор, масштабный инвертор и коммутатор, а также логический элемент "Неравнозначность" и блок управления (2).

Недостатком известного способа и устройства является невозможность измерения временных сдвигов между одиночными сигналами треугольной или трапецеидальной формы с вершиной малой длительно. сти, а также невозможность определения последовательности поступления входных сигналов.

Цель изобретения — расширение функциональных возможностей.

Цель достигается тем, что в способе преобразования временного сдвига между двумя сигНалами, основанном на параллельном интегрировании сигналов, за время интегрирования сигналов, большее длительности фронтов и ожидаемой длительности между сигналами, инвертировании сигналов, масштабном преобразовании по амплитуде и их интегрировании, формировании начала и конца выходного временного интервала при достижении

5 проинтегрированными инвертированными сигналами нулевого уровня, проводят параллельное преобразование мгновенных значений входных сигналов путем отслеживания входных сигналов до достижения мак10 симального значения и запоминания этого значения на определенное время, а затем проводят параллельное интегрирование преобразованных сигналов, а также определяют последовательность поступления

15 входных сигналов.

Способ реализуется устройством, содержащим два одинаковых канала, каждыми из которых содержит интегратор, электронный ключ, компаратор, масштабный инвер20 тор и коммутатор, а также логическиф элемент "Неравнозначность" и блок управления, выход масштабного инвертора присоединен к второму входу коммутатора, выход которого подключен к входу интегра25 тора и электронного ключа, выходы которых объединены и подключены к входу компаратора, а входы компараторов обоих каналов присоединены к первому и второму входам элемента "Неравнозначность", при этом

30 первый выход блока управления соединен с управляющими входами коммутаторов и входами стробирования компараторов обоих каналов, а второй его выход соединен с управляющими входами электронных клю35 чей обоих каналов, в которое дополнительно введены устройство для определения последовательности поступления входных сигналов и индикатор, а каждый из каналов дополнительно содержит пиковый детек40 тор, причем к входу каждого канала подключен вход пикового детектора, выход которого присоединен к входу масштабного инвертора и первому входу коммутатора, а второй вход блока управления соединен с

45 управляющими входами пиковых детекторов обоих каналов, входы устройства для определения последовательности поступления входных сигналов подключены к выходу пикового детектора каждого из

50 каналов, а выход устройства присоединен к входу индикатора, Заявленная совокупность существенных признаков не известна ни из аналогов, ни из прототипа, позволяет достичь постав55 ленную цель и, следовательно, соответству; .ет критерию "существенные отличия".

На фиг.1 приведены временные диаграммы, поясняющие сущность способа; на фиг,2 — блок-схема устройства для осуществления способа; на фиг,3 — схема устройства

1723560 для определения последовательности поступления входных сигналов.

Сущность предлагаемого способа заключается в следующем.

ВХОДНЫЕ СИГНаЛЫ U1{t) И 02(t Хх) 5 (фиг.1б,в), имеющие, например, треугольную форму, параллельно преобразовываются в сигналы трапецеидальной формы.U 1(t)

И Оп2(Т вЂ” r„). Эта ОСУЩЕСтВЛЯЕтСЯ ПУТЕМ отслеживания входных сигналов до до- 10 стижения максимального значения. и запоминания этого значения на заданное время (фиг.1г,д). Параллельно преобразованные сигналы интегрируются в течение времения, большего длительности их фронтов и 15 ожидаемой длительности между сигналами (фиг.1э,и)

Ти

U»(t) К1 f U» {t) dt, (1)

Ти

U 2 (t) = К2 ./ Оп2 (— х) dt (2) о где 0„1(t), 0„2(t) — напряжения, полученные соответственно в результате интегрирования первого и второго преобразованных 25 сигналов;

K1 = К2 = К вЂ” коэффициент передачи . интеграторов;

Ти — время интегрирования;

Гх — измеряемый временной сдвиг..

Одновременно определяют последовательность поступления входных сигналов

01(С) Й 02(1- Тх). Затем инвертируют каждый из преобразованных входных сигналов и масштабиру- 35 ют их в одинаковое KM число раз (фиг.1е,ж)

Оин1 =

Ом1 (3)

Км

Оин2 =

Ом2 (4) 40

Км .ГДЕ Оин1, Оин2 — НаПРЯЖЕНИЯ,. ПОЛУЧЕННЫЕ после инвертирования и масштабного преобразования;

Ом1 Ом2 амплитуды входных сигналов. 45

НаПРЯжЕНИЯ Оин1 И Оин2 ИНтЕГРИРУЮт далее от напряжений, полученных при интегрировании преобразованных входных сигналов до момента достижения проинтегрированных напря>кений нулевого уровня.

{фиг.1з,и). Интервалы BpeMew, в течение которых .осуществляется интегрирование инвертированных сигналов Оин1 и 0..2, со° ответственно равны

Ти

К1 f Оп1(т) dt

Т1 =t6 t4

Ти

К2 J Оп2 (t Гх) (3t

2 =t5 14

Он2!

{6) т;е.

Т 1- (Ти-12) КМ, r2= (Ти ta) KM

Интервалы времени т1 и r2 соответствуют с масштабирующим коэффициентом

KM интегральному времЕни существования сигналов от их начала до момента времени 14.

Разность этих интервалов времени т1 и t2 соответствует с масштабным коэффициентом KM интегральному временному сдвигу между сигналами

Ти = Г1 72 = t6 t5. {7)

Начало выходного интервала и формируется в момент времени t5, а его конец — в момент времени 16(фиг.1м), При одинаковых формах входных сигналов и равных длительностях их фронтов интегральный временной сдвиг, определенный на нулевом уровне, будет давать одинаковые результаты.

Устройство для преобразования временного сдвига между двумя сигналами (фиг.2) содержит каналы 1 и 2 преобразования, блок 3 управления и логический элемент "Неравнозначность" 4. Каналы 1 и 2 преобразования включают пиковые детекторы 5 и 6, масштабные инверторы 7 и 8, коммутаторы 9 и 10, интеграторы 11 и 12, электронные ключи 13 и 14, компараторы 15 и 16, устройство 17 определения последовательности поступления входных сигналов и индикатор t B.

Входы пиковых детекторов 5 и 6 являются входами устройства. Пиковый детектор 5 соединен с масштабным инвертором 7, коммутатором 9 и входом устройства 17 определения последовательности поступления входных сигналов, а пиковый детектор 6 соединен с масштабным инвертором 8; коммутатором IO и вторым входом устройства 17.

Коммутатор 9 последовательно соединен с интегратором 11; компаратором 15, а коммутатор 10 последовательно соединен с интегратором 12 и компаратором 16. Выходы компараторов 15 и 16 соединены с элементом "Неравнозначность" 4, а устройство 17 — с индикатором 18. Блок 3 управления соединен одним выходом с пиковыми детекторами 5 и 6 и электронными ключами 13 и 14, а другим выходом — с коммутаторами 9 и 10 и компараторами 15 и 16, Электронные ключи 13 и 14 подключены к входам и выходам интеграторов 11 и 12, Устройство для определения последовательности поступления входных сигналов (фиг.3) содержит компараторы 19 и 20, логические инверторы 21 и 22, элементы И 23 и

1723560

24, элемент ИЛИ 25 и 0-триггер 26. Компаратор 19 соединен с элементом И 23 и логическим инвертором 22, а компаратор 20 — с элементом И 24 и инвертором 21. Инверторы 21 и 22 соединены с вторыми входами элементов И 23 и 24, входы последних подключены к элементу ИЛИ 25. Элемент И 24 соединен с входом 0-триггера 26, а вход Стриггера 26 соединен с входом элемента

ИЛИ 25. Выход триггера 26 подключен к индикатору 18, Блок управления в настоящее время целесообразно выполнять на микропроцессорной базе, например на однокристальных микроЭВМ серии К 181.6. Остальные узлы устройства достаточно подробно описаны в литературе.

Устройство работает следующим образом.

В исходном состоянии блок 3 управления удерживает открытыми электронные ключи 13 и 14, вследствие чего интеграторы

11 и 12 разряжены до нулевого уровня, а также препятствует срабатыванию пиковых . детекторов 5 и 6 и компараторов 15 и 16 путем подачи сигналов соответственно на управляющие входы и на выходы стробирования. Блок 3 управления осуществляет запуск- устройства до момента прихода первого из входных сигналов. Этот момент времени t1 показан на фиг.1а. Импульсом запуска блок 3 управления открывает пиковые детекторы 5 и 6, закрывает электронные ключи 13 и 14 и подключает коммутаторы 9 и 10 к выходам пиковых детекторов 5 и 6. В моменты t2 и тз на входы пиковых детекторов 5 и 6 поступают соответственно входные сигналы о1(т) и Uz(t- тх) (фиг.1б,в).

Производится отслеживание входных сигналов пиковыми. детекторами 5 и 6 до достижения максимального значения и запоминания этого значения на заданное время (фиг.1г,д). Одновременно производится определение последовательности по-. ступления входных сигналов 01(1) и U2 (t- x). Сэтой целью выходныесигналы пиковых детекторов 5 и 6 подаются на компараторы

19 и 20; Выходной сигнал компаратора 19 поступает на инвертор 22 и на первый вход логического элемента И 23, а выходной сигнал компаратора 20- на инвертор 21 и второй вход логического элемента И 24. На другой вход логического элемента И 23 поступает выходной сигнал инвертора 21, а на первый вход логического элемента И 24— выходной, сигнал инвертора 22, Выходные сигналы логических элементов И 23 и 24 поступают на входы логического элемента

ИЛИ 25, а выходной сигнал логического элевыходах компараторов 15 и 16 появляются рабочие перепады напряжения (фиг.1к,л).

35 Масштабный коэффициент KM выбирается

40 гу между сигналами

5

30 мента И 24, кроме того, поступает на 0-вход

0-триггера 26, на счетный вход которого приходит выходной сигнал логического элемента ИЛИ 25. Если по первому каналу входной сигнал приходит первым, то на выходе элемента И 23 появится логическая "1", на выходе элемента И 24- логический "0" и на выходе 0-триггера — логический "0". Если по второму каналу входной сигнал приходит первым, то на выходе элемента И 23 появится логический "0", на выходе элемента И 24— логическая "1" и на выходе 0-триггера— логическая "1";

Одновременно производится параллельное интегрирование преобразованных сигналов интеграторами 11 и 12 с момента времени 6 до момента времени t4, обозначенного как Т (фиг.1з,и). Время интегрирования Ти больше суммы длительности фронта входного сигнала и ожидаемой длительности между сигналами, В момент времени t4 блок 3 подключает коммутаторы 9 и

10 к выходам масштабных инверторов 7 и 8 (фиг.1е,ж) и разрешает срабатывание компараторов 15 и 16. Инвертированные масштабно преобразованные сигналы интегрируются от уровня, полученного при интегрировании неинвертированных преобразованных сигналов, до достижения момента равенства выходных напряжений, интеграторов 11 и 12 нулевому уровню (фиг.1з,и). В моменты времени ts и t5 на таким образом, чтобы моменты ts и t6 окончания интегрирования наступили до окончания плоской вершины преобразованного сигнала. Выходные сигналы компараторов

15 и 16 поступают на входы логического элемента "Неравнозначность" 4, на выходе которого получают выходной временной интервал ги (фиг.1м),соответствующий сдвиПредлагаемый способ и устройство характеризуются высокой помехоустойчивостью вследствие использования для формирования временного интервала не одной точки, а целого участка входного сигнала, высоким быстродействием за счет обеспечения возможности работы с одиночными сигналами, кроме того, преобразуемый временной сдвиг не зависит от амплитуды сигналов.

Положительный эффект изобретения в отличие от известного заключается в расширении функциональных возможностей за счет обеспечения воэможностей преобразо1723560

10 вания временных сдвигов между сигналами ключен к первому выходу канала преобразос вершиной малой длительности. вания, третий вход которого соединен с втоФ о р м у л а и з о б р е т е н и я рым входом электронного ключа, блок

1. Способ преобразования временного управления, элемент "Неравнозначность", сдвига между двумя сигналами, заключаю- 5 входные шины ".Вход 1", "Вход 2", "Пуск" и щийся в параллельном интегрировании выходную шину "Выход", которая подклювходных сигналов в течение времени,.боль- чена к выходу элемента "Неравнозначшего длительности фронтов и ожидаемой ность", первый и второй входы которого длительности между сигналами, инвертиро- соединены с первыми выходами соответст- . вании проинтегрированных сигналов, мас- 10 венно первого и второго каналов преобраштабном преобразовании по амплитуде и зования, вторые входы которых их интегрировании, формировании начала и подключены к первому выходу блока управконца входного временного интервала при ления, второй выход которого соединен с достижении интегрируемым сигналом нуле- третьими входами первого и второго канавого уровня, отличающийся тем, что, 15 лов преобразования, первые входы которых с целью расширения функциональных воэ- - подключены к шинам "Вход 1" и "Вход 2" можностей, осуществляют параллельное соответственно, а вход блока управления преобразование мгновенных значений соединен с шиной "Пуск", о т л и ч а ю щ е евходных сигналов путем отслеживания их с я тем, что, с целью расширения функциозначений до достижения максимального 20 нальных возможностей, в него дополнизначения и запоминание на заданное вре- тельно введены блок для определения мя, а также определяют последователь- последовательности поступления входных ность поступления входных сигналов. сигналов и индикатор, а в каждый из кана2. Устройство для преобразования вре- лов преобразования введен пиковый детекменного сдвига междудвумя сигналами, со- 25 тор, причем первый и второй входы блока держащее два идентичных канала для определения последовательности попреобраэования, в состав каждого из кото- ступления входных сигналов соединены с рых входят масштабный инвертор, коммута- вторыми выходами соответственно первого тор, интегратор, электронный ключ и и второго каналов преобразования, а выход компаратор, причем вход масштабного ин- 30 подключен к входу индикатора, второй вывертора соединен с первым входом комму- ход блока управления соединен с четвертытатора, второй вход которого подключен к ми входами каналов преобразования, выходумасштабного инвертора, а выходсо- первые входы каждого из которых подклюединен с входом интегратора и первым вхо- чены к первым входам пиковых детекторов, дол» электронного ключа, выходы которых 35 выходы которых соединены.с первыми вхоподключены к первому входу компаратора, дами коммутаторов и вторыми выходами кавторой вход которого соединен с третьим налов преобразования, четвертые входы входом электронного ключа и вторым вхо- которых подключены к вторым входам пикодом канала преобразования, а выход под- выхдетекторов, 1723560

Составитель В.Погребенник

Техред M. Моргентал Корректор M.Øàðoøè

Редактор Т.Лошкарева

Производственно-издательский комбинат "Патент", r. Ужгород, ул, Гагарина, 101

Заказ 1064 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5