Устройство для стохастического контроля микропроцессорных цифровых блоков

Устройство для стохастического контроля микропроцессорных цифровых блоков

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой вычислительной технике и может использоваться для автоматизированного контроля блоков ЦВМ, содержащих микропроцессорные БИС. Цель изобретения - расширение функциональных возможностей устройства за счет считывания динамической сигнатуры и формирования воздействий, отличающихся по временным характеристикам, по отдельно выбранным каналам. Устройство содержит 1 блоков 1 формирования воздействий и приема результатов (I п + к + р, п - разрядность командной шины OK, p - число синхронизирующих входов О К), входной ре

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 06 F 11/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Э

Ql ) Э

К) Со

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4792817/24 (22) 16.02.90 (46) 07.04.92. Бюл. М 13 (71) Кишиневский научно-исследовательский институт "Квант" (72) В;Д.Жданов, И.В.Кочин и И.А.Мардаре (53) 681.3 (088.8) (56) Авторское свидетельство СССР

М 1383364, кл. G 06 F 11/08, 1985.

Авторское свидетельство СССР

ЬЬ 1506450, кл. G 06 F 11/08, 1987. (54) УСТРОЙСТВО ДЛЯ СТОХАСТИЧЕСКОГО КОНТРОЛЯ МИКРОПРОЦЕССОРНЫХ

ЦИФРОВЫХ БЛОКОВ. Ж, 1725222 А1 (57) Изобретение относится к цифровой вычислительной технике и может использоваться для автоматизированного контроля блоков ЦВМ, содержащих микропроцессорные БИС. Цель изобретения — расширение функциональных возможностей устройства за счет считывания динамической сигнатуры и формирования воздействий, отличающихся по временным характеристикам, по отдельно выбранным каналам. Устройство содержит! блоков 1 формирования воздействий и приема результатов (I = п+ k+ р, и— разрядность командной шины ОК, р — число синхронизирующих входов ОК), входной ре1725222

45 гистр 2, формирователь 3 псевдослучайной последовательности, блоков 4 определения входов-выходов, первый дешифратор 5, регистр 6 задания режима работы, элементов 7 задержки, блок 8 индикации, второй дешифратор 9, регистр 10 задания вида синхронизации, I мультиплексоров 11, регистр

12 задания входов синхронизации, блок 13 элементов И, блок 14 задания исходных данных и подключено к ОК 15. блоков 1 формиИзобретение относитсяа цифровой вычислительной технике и может использоваться для автоматизированного контроля блоков ЦВМ, содержащих микропроцессор-. ные БИС.

Известно устройство для контроля микропроцессорных цифровых блоков, содержащее блок управления, 2! формирователей остатка (где — разрядность двунаправленной шины данных контролируемого цифро- 10 вого блока), I сумматоров по модулю два, k кольцевых сдвиговых регистров (где k — разрядность командной шины контролируемого цифрового блока), дешифратор, регистр, элемент задержки, I повторителей с тремя состояниями, блок индикации, причем первый выход блока управления соединен с входами записи с первого по k-й кольцевых сдвиговых регистров, вход начальной установки устройства подключен к входам сброса с первого по 2!-й формирователей остатка, к входу сброса регистра, к входу начальной установки блока управления и к входам сброса с первого no k-й кольцевых сдвиговых регистра, второй выход блока управления соединен с входами синхронизации с первого по 2I-й формирователей остатка, с входами синхронизации с первого no k-й кольцевых сдвиговых регистров и через элемент задержки с выходом устройства для подключения к синхровходу контролируемого блока, выходы с первого по (!-1)-й формирователей остатка соединены с информационными входами соответственно с второго по I-й формирователей остатка и с первыми входами соответственно с первого по (I — 1) сумматоров по модулю два, выход I-го формирователя остатка соединен с первым входом !-го сумматора по модулю два, вход кода номера кольцевого регистра устройства подключен к информационному входу дешифратора, группа выходов которого соединена с группой разрядных входов синхронизации регистра, информационный вход которого является информационным рования воздействий и приема результатов предназначены для реализации следующих функций: 1) генерации циклических воздействий на k-разрядную шину ОК, 2) генерации последовательности на шину данных ОК, 3) формирования сигнатур с выходов ОК, 4) генерации синхроимпульсов на р-входы синхронизации ОК. Сформированные сигнатуры индицируются блоком 8 индикации, 12 ил. входом устройства, выходы разрядов регистра соединены с информационными входами с первого по k-й кольцевых сдвиговых регистров, выходы которых образуют выход устройства для подключения к входу команд контролируемого блока, выходы с первого по I-й сумматоров по модулю два соединены с информационными входами соответственно с (I+1)-ão по 2!-й формирователей остатка, первый и второй входы логических условий блока управления являются соответственно входами кода длины команды и кода числа испытаний устройства, первый, второй и третий входы синхронизации блока управления являются соответственно первым, вторым и третьим синхровходами устройства, третий выход блока управления является выходом готовности устройства, группа входов-выходов устройства для подключения к входам-выходам данных контролируемого блока подключена к выходам соответственНо с первого по !-й повторителей с третмя состояниями.и к вторым входам соответственно с первого по !-й сумматоров по модулю два, выходы с (I+1)-ro по 2I-й формирователей остатка соединены с информационными входами соответственно с первого по !-й повторителей с тремя состояниями, входы направления передачи которых подключены к входу направления передачи устройства, группы выходов с (I+1)-го по 2!-й формирователей остатка соединены с группой входов блока индикации, вход синхронизации дешифратора подключен к входу записи, первый и второй входы константы блока управления подключены к входам соответственно нулевого и единичного потенциалов устройства, причем блок управления содержит два буферных регистра, два счетчика, два дешифратора, два формирователя импульсов, три триггера, элемент задержки, три элемента НЕ, три элемента И, элемент ИЛИ-НЕ, элемент

ИЛИ и генератор тактов, причем вход начальной установки блока управления под1725222

25

40

50

55 ключен к входам сброса первого и второго буферных регистров и к входу первого элемента НЕ, выход которого соединен с входами сброса первого и второго счетчиков, первый вход синхронизации блока управления подключен к счетному входу первого счетчика, информационный вход которого соединен с выходом первого буферного регистра, информационный вход котрого является первым входом логических условий блока управления, второй вход синхронизации блока управления подключен к синхровходу первого буферного регистра и через элемент задержки к первому входу первого элемента И, выход которого соединен с входом записи первого счетчика, выход которого соединен с информационным входом первого дешифратора, выход которого через второй элемент НЕ соединен с синхровходом первого триггера и первым входом элемента ИЛИ вЂ” НЕ, выход которого соединен с входом первого формирователя импульсов и является вторым выходом блока управления, информационный вход второго буферного регистра является вторым входом логических условий блока управления, третий вход синхронизации блока управления подключен к синхровходу второго буферного регистра, выход которого соединен с информационным входом второго счетчика, выход которого соединен с информационным входом второго дешифратора, выход которого через третий элемент НЕ соединен с вторым входом элемента ИЛИНЕ, с J, К- и S-входами первого триггера и с S-входами второго и третьего триггеров, выход генератора тактов соединен с первыми входами второго и третьего элементов И, выход первого формирователя импульсов соединен с входом второго формирователя импульсов, с первым входом элемента ИЛИ и синхровходом второго триггера, инверсный выход которого соединен с вторым входом второго элемента И, выход которого соединен с синхровходом третьего триггера, инверсный выход которого соединен с вторым входом третьего элемента И, выход которого соединен со счетным входом второго счетчика и с вторым входом элемента ИЛИ, выход которого является первым выходом блока управления, выход второго формирователя импульсов соединен с входом записи второго счетчика и с вторым входом первоro элемента И, выход первого триггера является третьим выходом блока управления, J-входтретьего триггера подключен к первому входу константы блока управления, второй вход константы блока

6 управления подключен к J- и К-входам второго триггера и к К-входу третьего триггера.

Недостатком данного устройства является наличие отличающихся по структуре и функциям блока для генерации потоков команд и данных, а также жесткой связи известного устройства с микропроцессорным цифровым блоком — объектом контроля (ОК).

Такое разделение функций приводит к дополнительным временным затратам на коммутацию входных сигналов при смене типа проверяемого устройства, либо при изменении функции входных линий в ОК. Кроме того, при работе формирователей остатка известного устройства на двунаправленную шину ОК необходим предварительный анализ входных потоков команд для определения направления передачи информации по шине ОК, что приводит также к увеличению времени контроля, в случае же отсутствия информации о системе команд ОК, контроль последних вообще невозможен.

Наиболее близким по технической сущности к предлагаемому является устройство для стохастического контроля микропроцессорных цифровых блоков, содержащее блок задания исходных данных, дешифратор, входной регистр, формирователь псевдослучайной последовательности, блок индикации, регистр задания режима работы, I блоков формирования воздействий и приема результатов (1 = n + К n — разрядность двунаправленной шины данных ОК, k — разрядность командной шины ОК), I блоков определения входов-выходов, два элемента задержки, причем группа информационных входов дешифратора соединена с группой адресных выходов блока задания исходных данных, строб адреса которого соединен со стробирующим входом дешифратора, группа выходов которого соединена с группой синхронизирующих входов входного регистра, информационный вход которого соединен с информационным выходом блока задания исходных данных, выход начальной установки которого соединен.с входами начальной установки входного регистра, формирователя псевдослучайной последовательности I блоков формирования воздействий и приема результатов и! блоков определения входоввыходов, i-й выход входного регистра соединен с i-м информационным входом регистра задания режима работы и с первым информационным входом i-го блока формирования воздействий и приема результатов, где

i = 1, 2, ..., 1, вход задания режима работы i-го блока формирования входных воздействий и приема результатов соединен с i-м выходом регистра задания режима работы, вход

7 172.5222. Ц- "

Записй которого является первым выходом строба записи блока задания исходных данных, выход синхронизации которого соединен с входом синхронизации формирователя псевдослучайной последовательности, с входами первого и второго элементов задержки и с входом синхронизации блоков формирования воздействий и приема результатов, входы строба записи которых объединены и подключены к второму выходу страба записи блока зада н ия исхадн ых да н н ых, входы и севдослучайной последовательности блоков формирования воздействий и приема результатов объединены и подключены к выходу формирователя псевдослучайной последовательности, входы синхронизации блоков определения входов-выходов объединены и подключены к выходу второго элемента задержки, выход !-ro блока формирования воздействий и приема результатов саединен.с информационным входом i-ro блока определения входов-выходов, вход-выход которого соединен с вторым информационным входом i-го блока формирования воздействий и приема результатов и является !-м входом-выходом группы информационных входов-выходов устройства для подключения к контролируемому блоку, выход первого элемента задержки является выходом синхронизации устройства для подключения к соответствующему входу контролируемого блока, группа информационных выходов !-го блока формирования воздействий и приема результатов соединена с i-й группой входов блока индикации.

Недостатком известного устройства является невозможность динамического изменения режимов синхронизации процессов формирования воздействий и снятия реакций по произвольно выбранным каналам. Это приводит к необходимости применения ручных операций коммутации и дополнительной аппаратуры формирования сигналов синхронизации контролируемого блока, а также не позволяет считывать динамическую сигнатуру.

Цель изобретения — расширение функциональных возможностей устройства путем считывания динамической сигнатуры и формирования воздействий, отличающихся по временным характеристикам, по отдельно выбранным каналам.

Поставленная цель достигается тем, что в устройство для стохастического контроля микропроцессорных цифровых блоков, содержащее блок задания исходных данных, первый дешифратор, входной регистр, формирователь псевдослучайной последова5

55 тельнасти, регистр задания режима работы, I блоков формирования воздействий и приема результатов(!- n+ k+ р, n — разрядность двунаправленной шины данных ОК, k — разрядность командной шины 0К, р — число синхронизирующих входов ОК), блоков определения входов-выходов, блок индикации, два,элемента задержки, причем информационный вход первого дешифратара соединен с первым выходом кода адреса блока задания исходных данных, выход строба первого адреса которого соединен со стробирующим входом первого дешифратара, группа выходов которого соединена с группой разрядных входов синхронизации входного регистра, информационный вход которого соединен с выходом информации блока задания исходных данных, выход начальной установки которого соединен с входами начальной установки входного регистра, I блоков формирования воздействий и приема результатов, блоков определения входов-выходов и формирователя псевдослучайной последовательности, разрядные выходы входного регистра соединены с первыми инфбрмацианными входами соответствующих блоков формирования воздействий и приема результатов и с группой информационных входов регистра задания режима работы, вход записи которого соединен с первым выходом строба записи блока задания исходных данных, разрядные выходы регистра задания режима работы соединены с входами задания режима рабаты соответствующих блоков формирования воздействий и приема результатов, вход синхронизации устройства соединен с входом синхронизации формирователя псевдослучайной последовательности, выход каждого блока формирования и приема результатов соединен с установочным входом соответствующего блока определения входов-выходов, вход-выход каждого блока определения входов-выходов соединен с вторым информационным входом соответствующего блока формирования воздействий и приема результатов и является соответствующим входом-выходом устройства для подключения к соответствующим входам-выходам контролируемого объекта, информационные входы блоков определения входов-выходов подключены к шине константы нуля устройства, группы выходов блоков формирования воздействий и приема результатов соединены с группой входов блока индикации, выход формирователя псевдослучайной последовательности соединен с входами псевдослучайной последовательности блоков формирования воздействий и приема результатов, устана1725222

10 вочные входы формирователя псевдослучайной последовательности и входного регистра подключены к шине константы единицы устройства, введены второй дешифратор, регистр задания вида синхронизации, регистр задания входов синхронизации, блок элементов И, мультиплексоров, — 2 элементов задержки, причем информационный вход второго дешифратора соединен со вторым выходом адреса блока задания исходных данных, выход строба второго адреса которого соединен со стробирующим входом второго дешифратора, группа выходов которого соединена с группой входов. синхронизации регистра задания вида синхронизации, группа информационных входов которого соединена с выходом кода вида синхронизации блока задания исходных данных, второй и третий выходы строба записи которого соединены со стробирующими входами соответственно регистра задания входов синхронизации и блока элементов И, группа информационных входов которого соединена с выходами регистра задания входов синхронизации, группа информационных входов которого соединена с разрядными выходами входного регистра, выходы блока элементов И соединены с входами строба записи соответствующих блоков формирования воздействий и приема результатов, выход каждого мультиплексора соединен с входом синхронизации соответствующего блока формирования воздействий и приема результатов и через соответствующий элемент задержки с входом синхронизации со- ответствующего блока определения входов-выходов, группа входов синхронизации устройства соединена с группами информационных входов мультиплексоров, адресные входы которых соединены с соответствующими группами выходов регистра задания вида синхронизации, выход начальной установки блока задания исходных данных соединен с входом начальной установки регистра задания вида синхронизации, установочный вход которого соединен с шиной константы единицы устройства.

На фиг.1 представлена структурная схема предлагаемого устройства; на фиг.2— .блок-схема блока формирования воздействий и приема результатов; на фиг.3 — блоксхема входного регистра; на фиг.4— блок-схема формировэтеля псевдослучайной последовательности; на фиг.5 — блоксхема блока определения входов-выходов; на фиг.6 — блок-схема регистра задания вида синхронизации; на фиг.7 — блок-схема блока элементов И; на фиг.8-12 — временные диаграммы работы устройства для сто55 синхронизации, разрядные выходы входного регистра 2 соединены с первыми информационными входами соответствующих блоков 1 формирования воздействий и и риема результатов, с группой информационных входов регистра 12 задания входов

50 хастического контроля микропроцессорных цифровых блоков.

Предлагаемое устройство содержит блоков 1 формирования воздействий и приема результатов, входной регистр 2, формирователь 3 псевдослучайной последовательности, блоков 4 определения входов-выходов, первый дешифратор 5, регистр 6 задания режима работы, I элементов 7 задержки, блок 8 индикации, второй дешифратор 9, регистр 10 задания вида синхронизации, I мультиплексоров 11, регистр

12 задания входов синхронизации, блок 13 элементов И, блок 14 задания исходных данных и подключено к ОК 15 (фиг.1).

Блок 1 формирования воздействий и приема результатов (фиг.2) содержит сумматоры 16 — 18 по модулю два, элементы 2И вЂ” НЕ

19 и 20, повторители 21-23 с тремя состояниями, элемент НЕ 24, регистр 25 сдвига.

Входной регистр 2 содержит I òðèããåðîâ

26 (фиг,3).

Формирователь 3 псевдослучайной последовательности (фиг.4) содержит сумматоры 27 и 28 по модулю два, регистр 29 сдвига.

Блок 4 определения входов-выходов (фиг,5) содержит повторитель 30 с тремя состояниями, сумматор 31 по модулю два, элемент HE 32, триггер 33, резистор 34

Регистр 10 задания вида синхронизации (фиг.6) содержите(где t= flogz з1, s— число входов синхронизации в группе входов синхронизации устройства) триггеров

35;

Блок 13 элементов И содержит элементов 2И 36 (фиг.7).

Информационный вход первого дешифратора 5 соединен с первым выходом кода адреса блока 14 задания исходных данных, выход строба первого адреса которого соединен со стробирующим входом первого дешифратора 5, группа выходов которого соединена с группой разрядных входов синхронизации входного регистра 2, информационный вход которого соединен с выходом информации блока 14 задания исходных данных, выход начальной установки которого соединен с входами начальной установки входного регистра 2, I блоков 4 определения входов-выходов, блоков 1 формирования воздействий и приема результатов, формирователя 3 псевдослучайной последовательности и регистра 10 задания вида

1725222

5

15

25

40

55 синхронизации, с группой информационных входов регистра 6 задания режима работы, вход записи которого соединен с первым выходом строба записи блока 14 задания исходных данных, разрядные выходы регистра 6 задания режима работы соединены с входами задания режима работы соответствующих блоков 1 формирования воздействий и приема результатов, первый вход синхронизации устройства соединен с входом синхронизации формирователя 3 псевдослучайной последовательности, выход каждого блока 1 формирования воздействий и приема результатов соединен с установочным входом соответствующего блока 4 определения входов-выходов, вход-выход каждого блока 4 определения входов-выходов соединен с вторым информационным входом соответствующего блока 1 формирования воздействий и приема результатов и является соответствующим входом-выходом устройства для подключения к соответствующим входам-выходам ОК

15, информационные входы I блоков 4 определения входов-выходов подключены к шине константы нуля устройства, группы выходов блоков 1 формирования воздействий и приема результатов соединены с группой входов блока 8 индикации, выход формирователя 3 псевдослучайной последовательности соединен с входами псевдослучайной последовательности блоков 1 формирования воздействий и приема результатов, установочные входы входного регистра 2, формирователя 3 псевдослучайной последовательности и регистра 10 задания вида синхронизации подключены к шине константы единицы устройства, информационный вход второго дешифратора 9 соединен с вторым выходом кода адреса блока

14 задания исходных данных, выход строба второго адреса которого соединен со стробирующим входом второго дешифратора 9, группа выходов которого соединена с группой входов синхронизации регистра 10 задания вида синхронизации, группа информационных входов которого соединена с выходом кода вида синхронизации блока 14 задания исходных данных, второй и. третий выходы строба записи которого соединены со стробирующими входами соответственно регистра 12 задания входов синхронизации и блока 13 элементов И, группа информационных входов которого соединена с выходами регистра 12 задания входов синхронизации, выходы блока 13 элементов И соединены с входами строба записи соответствующих блоков 1 формирования воздействий и приема результатов, выход каждого мультиплексора 11 соединен с входом синхронизации соответствующего блока 1 формирования воздействий и и риема результатов и через соответствующий элемент 7 задержки с входом синхронизации соответствующего блока 4 определения входов-выходов, группа входов синхронизации устройства соединена с группами информационных входов мультиплексоров

11, адресные входы которых соединены с соответствующими группами выходов регистра 10 задания вида синхронизации, причем первый информационный вход блока 1 формирования воздействий и приема результатов соединен с первым входом повторителя 22 с тремя состояниями, вход задания режима работы блока 1 формирования воздействий и приема результатов соединен с вторым входом повторителя 21 с тремя состояниями, с первым входом элемента 2И вЂ” НЕ 19 и с первым входом элемента 2И вЂ” НЕ 20, выход которого соединен с вторым входом повторителя 23 с тремя состояниями, выход элемента 2И вЂ” НЕ 19 соединен с вторым входом повторителя 22 с тремя состояниями, вход строба записи блока 1 формирования воздействий и приема результатов соединен с вторым входом элемента 2И вЂ” Н Е 19 и с входом элемента Н Е 24, выход которого соединен с вторым входом элемента 2И-НЕ 20, вход синхронизации блока 1 формирования воздействий и приема результатов соединен с входом синхронизации С регистра 25 сдвига, выходы повторителей 21 — 23 с тремя состояниями объединены и соединены с входом последовательного занесения О+ при сдвиге вправо регистра 25 сдвига, четвертый выход которого соединен с первым входом сумматора

18 по модулю два, выход которого соединен с первым входом сумматора 17 по модулю два, выход которого соединен с первым входом повторителя 21 с тремя состояниями, девятый выход регистра 25 сдвига соединен с вторым входом сумматора 18 по модулю два, десятый выход регистра 25 сдвига соединен с выходом блока 1 формирования воздействий и приема результатов, с первым входом повторителей 23 с тремя состояниями, группа объединенных выходов регистра

25 сдвига является группой выходов блока 1 формирования воздействий и приема результатов и соединена с группой входов блока 8 индикации, второй информационный вход блока 1 формирования воздействий и приема результатов соединен с вторым входом сумматора 16 по модулю два, вход начальной установки блока 1 формирования воздействий и приема результатов соединен с входом установки в "0" R регистра 25 сдвига, вход псевдослучайной

14

1725222

35 по модулю два и является выходом формирователя 3 псевдослучайной последовател ь ности.

В качестве формирователя 3 псевдослучайной последовательности используется 40 известное устройство на основе генератора

m-последовательности, выполняющее деление последовательности импульсов на пол- . инам вида: д (х) = х + х + 1. Количество

9 4 разрядов регистра 29 сдвига формиро- 45 вателя 3 псевдослучайной последовательности определяет достоверность сигнатурного анализа и при необходимости может быть увеличено с соответствующими изменениями обратной связи для 50 сохранения выполнения условий генера55 последовательности блока 1 формирования воздействий и приема результатов соединен с первым входом сумматора 16 по модулю два, выход которого соединен с вторым входом сумматора 17 по модулю два, причем группа разрядных входов синхронизации входного регистра 2 поразрядно соединена с группой входов синхронизации

С триггеров 26, информационный вход входного регистра 2 соединен с информационным входом 0 каждого триггера 26, вход начальной установки входного регистра 2 соединен с входом установки в "0" R каждого триггера 26, установочный вход входного регистра 2 соединен с входом установки в

"1" S каждого триггера 26, выходы триггеров

26 являются разрядными выходами входного регистра 2, причем установочный вход формирователя 3 псевдослучайной последовательности соединен с вторым входом сумматора 27 по модулю два, выход которого соединен с входом последовательного занесения D+ при сдвиге вправо регистра

29 сдвиге, четвертый разряд которого соединен с первым входом сумматора 28 по модулю два, выход которого соединен с первым входом сумматора 27 по модулю два, вход синхронизации формирователя 3 псевдослучайной последовательности соединен с входом синхронизации С регистра 29 сдвига, вход начальной установки формирователя 3 псевдослучайной последовательности соединен с входом установки в "0" R регистра 29 сдвига, старший разряд которого соединен с вторым входом сумматора 28 ции последовательности максимальной длины. Регистр 29 сдвига представляет собой известное устройство, Вход синхронизации блока 4 определения входов-выходов соединен с входом синхронизации С триггера ЗЗ, установочный вход блока 4 определения входов-выходов соединен с первым входом повторителя 30 стремя состояниями, выходкоторого соеди5

30 нен с первым выводом резистора 34 и с вторым входом сумматора 31 по модулю два, первый вход которого соединен с вторым выводом резистора 34 и является входом-выходом блока 4 определения входов-выходов, вход начальной установки блока 4 определения входов-выходов соединен с входом установки в "0" R триггера 33, выход которого соединен с вторым входом повторителя 30 с тремя состояниями, выход сумматора 31 по модулю два соединен с входом элемента НЕ 32, выход которого соединен с входом установки в "1" $ триггера

33, информационный вход D которого соединен с информационным входом блока 4 определения входов-выходов.

Регистр 25 сдвига представляет собой восьмиразрядный регистр сдвига, например интегральная микросхема К155ИР13.

Причем управляющий вход U1 и вход последовательного занесения при сдвиге влево D — соединен с шиной нулевого потенциала, которая представляет собой провод, соединенный с нулевым полюсом источника питания. Управляющий вход U2 соединен с шиной единичного потенциала, которая представляет собой вывод резистора, другой вывод которого соединен с положительным полюсом источника питания. Для увеличения длины блока формирования воздействий и приема результатов восьмиразрядные регистры сдвига следует соединить последовательно; выход старшего разряда первого регистра сдвига следует соединить с входом последовательного занесения при сдвиге вправо D+ второго регистра сдвига, входы U1, U2, С и 0-второго регистра сдвига следует соединить с аналогичными входами первого регистра сдвига.

Регистр 6 задания режима работы представляет собой восьмиразрядный регистр сдвига, например интегральная микросхема

К155ИР13. Причем вход последовательного занесения О+ при сдвиге вправо и D — при сдвиге влево соединены с шиной нулевого потенциала, которая представляет собой провод, соединенный с нулевым полюсом источника питания. Управляющие входы U1, U2 и вход установки в ."0" R соединены с шиной единичного потенциала, которая представляет собой вывод резистора, другой вывод последнего соединен с положительным полюсом источника питания. Для увеличения длины регистра задания режима работы восьмиразрядные регистры сдвига следует соединить параллельно: входы 01, U2, R, D+ и D — второго восьмиразрядного регистра сдвига следует соединить с аналогичными входами первого восьмиразрядного регистра сдвига, 16

1725222

Триггеры 26, 33 и 35 представляют собой D-триггеры, например интегральная микросхема К155ТМ2.

В качестве сумматоров 16 — 18, 27, 28 и

31 по модулю два могут быть использованы двувходовые элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ, например интегральная микросхема

К155Л П5.

B качестве элементов НЕ 24 и 32 могут быть использованы, например, элементы

Н Е, входящие в состав интегральной микросхемы К155ЛН1.

B качестве первого дешифратора 5 и второго дешифратора 9 могут быть использованы, например, дешифраторы на четыре разряда К155ИДЗ.

В качестве повторителей 21 — 23 и 30 с тремя состояниями может быть использован, например, повторитель с тремя состояниями, входящий в состав интегральной микросхемы К155ЛП8, В качестве элементов 2И вЂ” НЕ 19 и 20 может быть использован, например, логический элемент, входящий в состав интегральной микросхемы К155ЛАЗ.

Элементы 7 задержки синхроимпульсов представляют собой известное устройство, осуществляющее задержку синхроимпульсов, поданных на их вход. Величина времени задержки элемента 7 задержки синхроимпульсов определяется времененм, необходимым для прохождения информации через блок 1 формирования воздействий и приема результатов и блок 4 определения входов-выходов на командную шину и шину данных OK 15. Элементы задержки могут быть построены, например, по схеме последовательного включения элементов HE. Элементы 7 задержки синхроимпульсов должны состоять из четного количества элементов НЕ.

Блок 8 индикации представляет собой известное устройство.

Группа информационных входов регистра 10 задания вида синхронизации поразрядно соединена с каждой группой информационных входов Dтриггеров 35,,i-й (1 = 1 — I) вход группы входов синхронизации регистра 10 задания вида синхронизации соединен с входом синхронизации С каждого триггера 35, вход начальной установки регистра 10 задания вида синхронизации соединен с входом установки в "нуль" R каждого триггера 35, установочный вход регистра 10 задания вида синхронизации соединен с входом установки в "1" S каждого триггера 35, группы выходов триггеров 35 являются группами выходов регистра 10 задания вида синхронизации.

Мультиплексор 11 представляет собой коммутатор S-входов на один выход, например и нтеграл ьна я микросхема К155 КП7.

Причем стробирующий вход R соединен с

5 шиной нулевого потенциала, которая представляетсобой провод, соединенный с нулевым полюсом источника питания.

Регистр 12 задания входов синхронизации представляет собой восьмиразрядный

10 регистр сдвига, например интегральная микросхема К155ИР13. Причем вход последовательного занесения D+ при двиге вправо и 0- при сдвиге влево соединены с шиной нулевого потенциала, которая пред"5 ставляет собой провод, соединенный с нулевым полюсом источника питания. Управляющие входы U1, U2 и вход установки в "нуль" R соединены с шиной единичного потенциала, которая пред20 ставляет собой вывод резистора, другой вывод которого соединен с положительным полюсом источника питания. Для увеличения длины регистра задания входов синхронизации восьмиразрядные ре25 гистры сдвига следует соединить параллельно; входы U1, U2, R, D+ и D— второго восьмиразрядного регистра сдвига следует соединить с аналогичными входами первого восьмиразрядного

30 регистра сдвига.

Стробирующий вход блока 13 элементов И соединен с обьединенными первыми входами элементов 2И 36, выходы которых являются выходами блока 13 элементов И, 35 группа информационных входов блока 13 элементов И порязрядно соединена с вторыми входами элементов 2И 36. В качестве элементов 2И 36 могут быть использованы, например, элементы 2И, входящие в

40 состав интегральной микросхемы

К155Л И 1.

Каждый i-й блок 1 формирования воздействий и приема результатов используется в четырех режимах: в качестве

45 генератора тестовых воздействий, если i-й вывод ОК 15 является входом; в качестве формирователя сигнатуры, если i-й вывод

ОК 15 является выходом; одновременно и как генератор m-последовательности и как

50 формирователь сигнатуры, если i-й вывод

0К 15 является линией двунаправленной шины данных, причем в те такты процесса контроля, когда шина данных включена в режим приема информаии блок 1 формиро55 вания воздействий и приема результатов используется в качестве генератора тестовых воздействий, когда же шина данных включена в режим выдачи информации с ОК

15, блок 1 формирования воздействий и приема результатов используется как формиро18

1725222

40

50

55 ватель сигнатуры; в качестве генератора синхроимпульсов, если i-й вывод ОК 15 является входом синхронизации.

Входной регистр 2 служит для записи новой тестовой команды, которая входит в состав тестовой программы.

Формирователь 3 псевдослучайной последовательности используется только как генератор m-последовательности для обеспечения функционирования блоков 1формирования воздействий и приема результатов в качестве генераторов m-последовательности.

Каждый i-й блок 4 определения входоввыходов используется для определения направления передачи информации на двунаправленной шине данных ОК 15.

Первый дешифратор 5 и второй дешифратор 9 используются для органиэации доступа к любому i-му блоку 1 формирования воздействий и приема результатов.

Регистр 6 задания режима работы используется для установки каждого i-ro блока

1 формирования воздействий и приема результатов в требуемый режим работы.

Регистр 10 задания вида синхронизации используется для записи нового кода вида синхронизации для каждого канала.

Мультиплексор 11 используется для коммутации определенного входа синхронизации группы входов синхронизации устройства на вход синхронизации блока 1 формирования воздействий и приема результатов и вход элемента 7 задержки.

Регистр 12 заданий входов синхронизации используется для задания входов синхронизации ОК.

Блок 13 элементов И используется для разрешения записи тестовых команд в процессе контроля ОК только в те блоки 1 формирования воздействий и приема результатов, которые работают на выводы

ОК, являющиеся входами командной шины

ОК, Устройство работает следующим образом.

При включении питания состояниетриггеров, регистров сдвига может быть произвольным.

По сигналу, который представляет собой импульс с низким активным уровнем и поступает с выхода начальной установки блока 14 задания исходных данных на вхо