Устройство для моделирования дифференциальных уравнений

Устройство для моделирования дифференциальных уравнений

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении аналого-цифровых интегрирующих машин и специализированных процессов , предназначенных для решений систем дифференциальных уравнений. Целью изобретения является расширение функциональных возможностей за счет решения неоднородной системы дифференциальных уравнений с переменными коэффициентами и формирования найденного решения в виде непрерывной функции времени. Достижение положительного эффекта основано на свойствах непрерывности параболических сплайнов и их первой производной, что позволяет получать глобальное приближенное решение, определенное на всем отрезке времени. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 6 06 F 15/328, 7/48

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

13 ugqg

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4759128/24 (22) 1.5.11.89 (46) 15.04.92. Бюл. М 14 (72) В. B. Хуторцев и И. В. Калиенко (53) 681,32(088.8) (56) Авторское свидетельство СССР

М 1290347, кл. G 06 F 15/32, 1983.

Авторское свидетельство СССР по заявке

М 4653473/24, кл. 6 06 F 15/328, 12-.09.89. (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ

ДИФФЕРЕНЦИАЛЪНЫХ УРАВНЕНИЙ (57) Изобретение относится к вычислительной технике и может быть использовано при построении аналого-цифровых интегрирующих машин и специализированных процес° Изобретение относится к вычислительной технике и может быть использовано при построении аналого-цифровых интегрирующих машин и специализированных процессов, предназначенных для решения систем дифференциальных уравнений.

Известно устройство для решения диф- ференциальных уравнений по неявной схеме переменных направлений, содержащее матрицу размером KxL арифметических блоков, блок синхронизации. При работе устройства происходит аппаратная реализация неявной схемы переменных направлений Писмана-Ракфорда. Вычисление каждой итерации выполняется параллельно для всех значений в соответгтвующих арифметических блоках матрицы и сводится к решению системы алгебраических уравнений с трехдиагональной матрицей. Это уст,, ц,, 1727130 А1 сов, предназначенных для решений систем дифференциальных уравнений. Целью изобретения является расширение функциональных возможностей за счет решения неоднородной системы дифференциальных уравнений с переменными коэффициентами и формирования найденного решения в виде непрерывной функции времени. Достижение положительного эффекта основано на свойствах непрерывности параболических сплайнов и их первой производной, что позволяет получать глобальное приближенное решение, определенное на всем отрезке времени, 2 ил. ройство требует больших машинных затрат, обусловленных итерационной схемой вычисления функции, Кроме того, иэ-за структурных ограничений, обусловленных алгоритмом вычисления, это устройство не можетопределять фундаментальную матрицулинейного дифференциального уравнения.

Известно устройство для решения систем линейных дифференциальных уравнений, содержащее пблоков памяти,,и блоков сдвига, псумматоров,,и накапливающих сумматоров, блок управления, счетчик, группы элементов О, регистр, коммутатор, блок анализа, элемент ИЛИ, и кодирующих элементов. Устройство предназначено для решения систем линейных дифференциальных уравнений с постоянными коэффициентами вида

y -Ау+ В, у(0)=y,, 1727130

10 где А и  — матрица и вектор коэффициентов соответственно.

На каждом шаге интегрирования в данном устройстве находится первое приближение к решению по интерполяционной формуле и, чтобы удовлетворить заданной точности, производится уточнение решения по интерполяционной формуле, причем остаток округления используется на следующей итерации вычислений по интерполяционной формуле, Это устройство требует больших машинных затрат, обусловленных интерполя, ционной схемой вычисления, причем повышение точности вычислений требует еще больших машинных и временных затрат. Данное устройство в силу предложенного алгоритма вычислений не позволяет решать систему дифференциальных уравнений с переменными параметрами и находить фундаментальное решение системы уравнений.

Наиболее близким по технической сущности к изобретению является устройство .для решения систем дифференциальных уравнений, содержащее три блока постоянной памяти, три блока памяти, два умножителя, сумматор, и синхрогенератор. Данное устройство осуществляет нахождение фундаментального решения системы уравнений-с переменными коэффициентами.

Однако в силу предложенного итеративного алгоритма вычислений данное устройство требует больших вычислительных затрат. Кроме того, оно не позволяет решать неоднородную систему уравнений с переменными коэффициентами и формировать найденное решение в виде непрерывной функции времени.

Цель изобретения - расширение функциональных возможностей за счет решения неоднородной системы дифференциальных уравнений с переменными коэффициентами и формирования найденного решения в виде непрерывной функции времени.

Указанная цель достигается тем, что в устройство, содержащее первый, второй и третий блоки буферной памяти, первый и второй умножители, первый, второй и третий блоки памяти, первый сумматор и синхрогенератор, причем первый выход синхрогенератора подключен к входам считывания первого и второго блоков буферной памяти, входы начальной установки первого, второго и третьего блоков буферной памяти подключены соответственно к первому, второму и третьему информационным входам устройства, управляющий вход синхрогенератора подключен к входу залуска устройства, второй выход синхрогенера20

55 тора подключен ко входам считывания/установки первого, второго и третьего блоков памяти, вход обнуления которого соединен с входом начальной установки устройства, входы начальной установки первого и второго блоков памяти соединены с четвертым и пятым информационными входами устройства соответственно, выход первого блока буферной памяти соединен с первым информационным входом первого умножителя, выход первого сумматора соединен с информационным входом первого блока памяти, выход третьего блока буферной памяти соединен с первым информационным входом первого сумматора, дополнительно введены генератор пилообразного напряжения, квадратор, третий и четвертый умножители, первый, второй и третий цифроаналоговые преобразователи, второй, третий, четвертый. пятый и шестой сумматоры, счетчик, причем выход первого умножителя соединен со вторым информационным входом первого сумматора, третий информационный вход которого соединен с выходом второго умножителя, первый информационный вход которого соединен с выходом второго блока буферной памяти, а второй информационный вход — с выходом первого блока памяти и с информационными входами первого цифроаналогового преобразователя и второго блока памяти, выход которого соединен со вторым информационным входом первого умножителя и с информационными входами второго цифроаналогового преобразователя и третьего блока памяти, выход которого соединен с информационным входом третьего цифроаналогового преобразователя, выход первого цифроаналогового преобразователя подключен к первым входам второго третьего и четвертого сумматоров, выходы которых подключены соответственно к первым входам третьего, четвертого умножителей и пятого сумматора, выход которого является информационным выходом устройства, выход второго цифроаналогового преобразователя подключен к вторым входам второго и четвертого сумматоров; третий вход которого соединен с третьим входом второго сумматора, вторым входом третьего сумматора и выходом третьего цифроаналогового преобразователя; первый выход синхрогенератора подключен к первым управляющим входам первого и второго умножителей, вторые управляющие входы которых соединены с выходом считывания третьего блока буферной памяти, с третьим выходом синхрогенератора и с первым управляющим входом первого сумматора, второй управляющий вход которого соединен.с вто172 7130 мени устройства, выход генератора пилообразного напряжения соединен через квадратор с вторым входом третьего умно- 10

15 ройства. 20

35 времени

50 рым выходом синхрогенератора, четвертый выход которого соединен с входом синхронизации генератора пилообразного напряжения и счетным входом счетчика. вход начальной установки которого соединен с входом "Минус единица" устройства, а выход является первым выходом канала врежителя, выход которого соединен с вторым входом пятого сумматора, третий вход которого соединен с выходом четвертого умножителя, второй вход которого соединен с выходом генератора пилообразного напряжения и с первым входом шестого сумматора, второй вход и выход которого подключены соответственно к входу константы устройст-. ва и к второму выходу канала времени устИспользование сплайн-аппроксимации решения системы дифференциальных уравнений позволяет найти глобальное приближенное решение, т,е. решение, определенное на всем отрезке.

Сущность изобретения состоит в том,. что, в отличие от известного, в предлагаемом устройстве изменены связи между известными блоками, в результате чего осуществляется вычисление коэффициентов сплайна, и введены дополнительные блоки, в результате чего формируется модель решения системы дифференциальных уравнений в виде непрерывной функции

На фиг, 1 изображена структурная схема предлагаемого устройства на фиг, 2— временные диаграммы, поясняющие работу устройства.

Устройство содержит первый 1, второй

2 и третий 3 блоки буферной памяти, первый

4 и второй 5 умножители, первый 6 сумматор, первый 7, второй 8, третий 9 блоки памяти, синхрогенератор 10, генератор 11 пилообразного напряжения, квадратор 12; 45 первый 13, второй 14 и третий 15 цифроаналоговые преобразователи, второй 16, третий 17, четвертый 18, пятый 23 и шестой 19 сумматоры, счетчик 20, третий 21 и четвертый 22 умножители; первый 24, второй 25; третий 26, четвертый 27 и пятый 28 информационные входы устройства,.вход 29 начальной установки устройства, вход 30 запуска устройства, вход 31 "Минус единица", вход 32 константы устройства, информационный выход 33 устройства, первый 34 и второй 35 выходы канала времени. Первый

10,1 выход синхрогенератора 10 подключен к входам считывания первого 1 и второго 2 блоков буферной памяти. Входы начальной установки первого 1, второго 2 и третьего 3 блоков буферной памяти подключены соответственно к первому 24, второму 25 и третьему 26 информационным входам устройства, Управляющий вход синхрогенератора 10 подключен к входу запуска 30 устройства. Второй выход 10,2 синхрогенератора 10 подключен к входам считывания — установки первого 7, второго 8 и третьего

9 блоков памяти, вход обнуления которого соединен с входом 29 начальной установки устройства. Входы начальной установки первого 7 второго 8 блоков памяти соединены с четвертым 27 и пятым 28 информационными входами устройства соответственно. Выход первого 1 блока буферной памяти соединен с первым информационным входом первого умножителя 4. Выход первого сумматора 6 соединен с информационным входом первого 7 блока памяти. Выход третьего блока

9 буферной памяти соединен с первым информационным входом первого сумматора

6. Выход первого умножителя 4 соединен с вторым информационным входом первого сумматора 6, третий информационный вход второго соединен с выходом второго умножителя 5, первый информационный вход которого соединен с выходом второго 2 блока буферной памяти, а второй информационный вход — с выходом первого блока 7 памяти и с информационными входами первого цифроаналогового преобразователя 13 и второго блока 8 памяти, выход которого соединен с вторым информационным входом первого 4 умножителя и с информационными входами второго цифроаналогового преобразователя 14 и третьего блока 9 памяти, выход которого соединен с информационным входом третьего цифроаналогового преобразователя 15. Выход первого цифроаналогового преобразователя 13 подключен к первым входам второго 16, третьего 17 и четвертого 18 сумматоров, выходы которых подключены соответственно к первым входам третьего 21, четвертого 22 умножителей и пятого 23 сумматора, выход которого является информационным выходом 33 устройства. Выход второго цифроаналогового преобразователя 14 подключен к вторым входам второго 16 и четвертого сумматоров

18, третий вход которого соединен с третьим входом второго сумматора 16, вторым входом третьего сумматора 18 и выходам третьего цифроаналогового преобразователя 15. Первый выход 10.1 синхрогенератора

10 подключен. к первым управляющим входам первого 4 и второго 5 умножителей, вторые управляющие входы которых соединены с входом считывания третьего блока 3 буферной памяти, с третьим-10.3 выходом

1727130 синхрогенератора 10 и с первым управляющим входом первого сумматора 6, второй управляющий вход которого соединен с вторым выходом 10.2 синхрогенератора 10, чет. вертый выход 10.4 которого соединен с входом синхронизации генератора 11 пилообразного напряжения и счетным входом счетчика 20, вход начальной установки которого соединен с входом 31 "Минус единица" устройства, а выход является первым 34 выходом канала времени устройства. Выход генератора 11 пилообразного напряжения соединен через квадратор 12 с вторым вхо. дом третьего умножителя 21, выход которого соединен с вторым входом пятого сумматора 23, третий вход которого соединен с выходом четвертого умножителя 22, второй вход которого соединен с выходом генератора 11 пилообразного напряжения и с первым входом шестого сумматора 19, второй вход и выход которого подключены соответственно к входу 32 константы устройства и к второму выходу 35 канала времени устройства.

Рассмотрим работу устройства на примере моделирования процесса системой дифференциальных уравнений —,Х =A(t)X+Q(t), X(t.) =X., (1) где Л(с) и Q(t) — матрица и вектор перемен. ных коэффициентов соответственно.

Используем . аппроксимацию процесса параболическим нормализованным базисным вектор-сплайном размерности rl

X+(t) Ч(с), (2) заданным на сетках узлов

Л:t-g, <с-1 <со <сс < ..., 3,:Х-а

"ti+ti+t., I — 2, — 1,0,1,2,... (4)

V(t) для интервала (с ; сн.с) может быть представлен в виде

Ч (С) =0,5()2( — q — 2 Bi+ Bi+))+

+ 0,5 () (—  — с + В + 1) + .+ 0,125 g4 — с + 6 В + Bl + 1), (5) е В,, ®1 @2 Ь|з . Ь в), вектор коэфф т,,,с г циейтов"Ещф4Ьщ, h — шаг сетки, И=с +с-ф.

Для йосйзводной соответственно получим. ь . с-Ф бс

Ч (с) =()( — 1 — 2 В(+ В1+с)+ + „ (— Ву —.1+В +1). (6)

0,5

Тогда для моментов времени с-сь i=O, 1, 2,,;.. на основании (5) и (6) решение системы уравнений (1) может быть приведено к виду

Тактовый импульс с выхода 10.3 синхро-, генератора 10 сдвинут относительно тактового импульса с выхода 10,1 синхрогенератора

10 на время, необходимое для вычисления. матричных произведений в умножителях.4 и

5 (фиг. 2а, в}.

В1+1=Р ЬВ -1+Р(М В + Pi Q (7) где Р = „(4 Š— п А (6)), (8)

4 — 8 > (4 Š— h А(ti)), (93

MI 0,75A(t ), (f0)

Š— единичная матрица.

Начальные условия для (7) формируются на основании начальных условий из (1), 10 Уравнения для определения векторов В- и

Во имеют вид из (1), (2), (5), (6)

В-1= Хр 0,5h(A (to) Xo+Q (со)), Во= Xo+:0,5h(A (to) Xo+Q (to)). (11)

Моделирование процесса (1) осуществ15 ляется путем вычисления коэффициентов сплайна Bjи использования аппроксимации (2) на основе представления (5) с начальными условиями (11).

В исходном состоянии в первый 1, вто20 рой 2 и третий 3 блоки буферной памяти с первого 24, второго 25 и третьего 26 информационных входов устройства соответственно записаны значения матриц P L, P М, Р .Q в моменты времени t, i=0, 1, 2, ..., рас25 считанные по формулам (8), (9), (10) и по заданным функциям времени А(с) и Q(t); в первый 7 и второй 8 блоки памяти с четвертого 27 и пятого 28 информационных входов устройства записаны соответственно значе30 ния коэффициентов Во и В-1, рассчитанные по формулам (11) по заданным начальным условиям Хо и известным функциям А(с) и

Q(t) при с=со. Третий блок 9 памяти в исходном состоянии обнуляется сигналом с входа

35 29 начальной установки устройства, а в счетчик 20 записывается значение "-1" с входа

31 "Минус единица".

Запуск устройства осуществляется путем запуска синхрогенератора 10 с входа 30

40 запуска. Синхрогенератор 10 на своих четырех выходах формирует четыре последовательностй тактовых импульсов одинаковой частоты следования (фиг. 2 а), которые сдвинуты относительно друг друга на величины

45 задержки, определяемые быстродействием решающих блоков. Первый тактовый импульс с выхода 10.1 синхрогенератора 10 производит считывание зйачений матриц

Ро 4> и Ро Мо соответственно с первого 1

50 и второго 2 блоков буферной памяти, соответствующие моменту воемени со, и вычисление произведений Po LoB-1 в умножителе

4 и Ро МоВо в умножителе 5 (фиг. 2б).

1727130

Первый тактовый импульс с выхода 10,3 синхрогенератора 10 производит считывание результатов операции матричного умножения в умножителях 4 и 5 и значений матрицы Р, Qo, соответствующих моменту 5 времени to, с третьего блока 3 буферной памяти, а также управляет операцией суммирования в первом сумматоре 6 (фиг. 2в).

Таким образом, первый сумматор 6 по первым тактовым импульсам с выходов 10,1, 10

10,3 синхрогенератора 10 формирует вектор коэффициентов сплайна (7)

B1=Po LoB- +Ро MoBo+Po Qo.

Тактовый импульс с выхода 10,2 синхрогенератора 10 сдвинут относительно тактово- 15 го импульса с выхода 10,3 синхрогенератора

10 на время, необходимое для вычисления матричных сумм в сумматоре 6 (фиг, 2а, г).

Первый тактовый импульс с выхода 10.2 производит перезапись векторов коэффи- 20 циентов сплайна: В1 — из сумматора 6 в блок памяти 7; Во — из блока памяти 7 в блок памяти 8; В-1 — из блока 8 памяти в блок 9 памяти (фиг, 2 д).

Тактовый импульс с выхода 10,4 синхро- 25 генератора 10 сдвинут относительно тактового импульса с выхода 10 2 синхрогенератора

10 на время, определяемое быстродействием блоков 13 — 18 так, чтобы сигналы, приходящие на входы умножителей 21 и 22 были 30 синхронизированы с работой генератора пилообразного напряжения 11(фиг. 2).

Первый тактовый импульс с выхода 10,4 синхрогенератора 10 поступает на счетный вход счетчика 20 и запускает генератор 11 35 пилообразного «напряжения (фиг. 2е, ж), Генератор пилообразного напряжения 11 формирует на своем выходе линейно нарастающее напряжение от "-U" до "+U" (фиг. 2 е) за.период тактовых импульсов с выхода 40

10,4 синхрогенератора 10 от tt до 1+1. По приходу очередного тактового импульса на генератор 11 пилообразного напряжения напряжение на выходе генератора 11 скачком изменяется от "+U" до "-U" и затем в 45 течение следующего периода линейно нарастает от "-U" до "+U",, Момент пересечения нулевого уровня соответствует моменту ti (фиг, 2е).

Таким образом, на выходе генератора, 50 пилообразного напряжения 11 моделирует1 ся величина — (t — t<), где h — шаг сетки, В

h данном случае шаг сетки выбран равномерным и равен Т,и периоду следования тактовых

1 импульсов. Коэффициент — характеризует

h угол наклона прямой возрастания пилообразного напряжения генератора 11. Сигнал с выхода генератора 11 поступает на первый вход шестого 19 сумматора, второй вход четвертого 22 умножителя и через квадратор 12 — на второй вход третьего 21 умножителя. На выходе квадратора 12 моделируется величина — (t — t>) (фиг, 2и), 1

«2

На второй вход шестого 19 сумматора поступает постоянное напряжение "+U" с входа 32 константы устройства, Напряжение на выходе шестого 19 сумматора изменяется пилообразно от "0" до "+2U" (фиг. 2з), Шестой 19 сумматор на втором выходе 35 канала времени формирует аналоговую модель изменения текущего времени внутри периода следования тактовых импульсов от

0 до Тти .

Счетчик 20 ведет подсчет числа периодов тактовой частоты и выдает дискретное значение числа периодов на первый выход

34 канала времени (фиг. 2ж). Таким образом, на выходах 34 и 35 формируется канал текущего времени, а именно, на выходе 34— дискретное значение числа периодов тактовой частоты (фиг. 2ж), а на выходе 35 — аналоговая модель текущего времени внутри периода следования тактовых импульсов (фиг. 2з). В результате действия первого тактового импульса с выхода 10,4 синхрогенератора 10 на выходах 34 и 35 канала времени моделируется интервал времени (too, tij

Первый 13, второй 14 и третий 15 цифроаналоговые преобразователи (ЦАП) преобразуют значения векторов коэффициентов сплайна Bi+1, Вь Вь1,записанных в цифровом виде в блоках памяти 7 -.9 соответственно в аналоговую форму.

В результате операций, выполняемых под действием первого тактового импульса с выхода 10,2 синхрогенератора 10, в первый 7 блок памяти записан вектор В1, во второй 8 блок памяти — вектор Во, в третий

9 блок памяти В-1 в цифровом виде. ЦАП 13, 14 и 15 преобразуют эти векторы в аналоговую форму, а именно: первый 13 ЦАП вЂ” вектор В1 с выходов первого 7 блока памяти, второй 14 ЦАП вЂ” вектор Во с выходов второго 8 блока памяти, третий 15 ЦАП вЂ” вектор

 с выходов третьего 9 блока памяти. Сигналы с выхода ЦАП 13 поступают на неинвертирующие входы второго 16, третьего 17 и четвертого 18 сумматоров. Сигналы с выхода ЦАП 14 поступают на неинвертирующие входы четвертого 18 сумматора и на инвертирующие входы второго 16 сумматора, сигналы с выхода ЦАП, 15 поступают на неинвертирующие входы второго 16 и четвертого 18 сумматоров и на инвертирующие входы третьего 17 сумматора.

1727130

Второй 16 сумматор суммирует сигналы

1 с выхода ЦАП 13 с коэффициентом К = 2, с выхода ЦАП 14 — с коэффициентом К=-1; с — 1 выхода ЦАП 15 — с коэффициентом К = —.

Третий 17 сумматор суммирует сигналы с выхода ЦАП 13 — с коэффициентом К = —; с

2 выхода ЦАП 15 — с коэффициентом К = —.

2

Четвертый 18 сумматор суммирует сигналы с выхода ЦАП 13 — с коэффициентом К = —;

1.

8 с выхода ЦАП 14 — с коэффициентом К = — „;

3.

1 с выхода ЦАП 15 — с коэффициентом К = —.

Таким образом, на первом такте работы второй 16, третий 17 и четвертый 18 сумматоры на своих выходах формируют в аналоговой форме следующие векторы: на выходе второго сумматора 16 0,5(В-1—

2Во+В1), на выходе третьего сумматора 17 0,5(-В-1

+В1); на выходе четвертого сумматора 18 0,5(В-1

+6 В о+В1), Сигналы с выхода четвертого 18 сумматора поступают на первый вход пятого 23 сумматора, Сигналы с выхода третьего сумматора 17, умноженные в четвертом 22 ум1 ножителе на величину — (t — to) поступают

h на третий вход пятого 23 сумматора, Сигналы с выхода второго 16 сумматора, умноженные в третьем 21 умножителе на величину — (t — to), поступают на второй вход

i 2

h2 пятого 23 сумматора. В результате на пятый

23 сумматор формирует на информационном выходе 33 устройства вектор искомого процесса (1) согласно принятой аппроксиМаЦИИ (2), (5) ДЛЯ ИНтЕРВЭЛа ВРЕМЕНИ (tо, т1)

X*(t) = V(t) = 0,5(„ )2 (В- 1 — 2 Во+В1)+05(} (— В- ь- + В1) + 0,125 (B-1 . + 6 Во + В1) .

Каждый (i+I)-й тактовый импульс с выхода 10.1 синхрогенератора 10 считывает i-e значение матриц Р LI с первого блока памяти и Р М со второго 2 блока буферной . памяти, соответствующие моменту времени .-1, .

tl,è производит вычисление векторов Р LIBI-1 и Pl MIBI в умножителях 4 и 5 соответственно. В результате действия (i+1)-го тактового импульса с выхода 10.3 синхрогенератора

10 осуществляется считывание i x значений матрицы Р Qj в третьем 3 блоке буферной памяти и вычисление вектора B;+1 (7) в первом сумматоре 6, Под действием (i+1)-го тактового импульса с выхода 10,2 синхрогенератора 10 осуществляется сдвиг значений векторов коэффициентов сплайна:

BI-1 — из второго 8 блока памяти в третий 9;

Bl — из первого 7 блока памяти во второй блок 8 памяти; В+1 — из первого 6 сумматора в первый 7 блок памяти, ЦАП 13-15 преобразуют значения векторов BI+1, Bj, Вь1 соответственно в аналоговую форму. Второй 16, третий 17, четвертый 18 сумматоры после действия (i+1)-го тактового импульса на сво5

10 их выходах формируют в аналоговой форме следующие векторы: второй 16 сумматор 0,5(В ь1 — 2 В + В н-1), третий 17 сумматор 0,5(— Вь1+В +1); четвертый 18 сумматор 0,125 (Bj-1+ 6BI+ BI+1), которые поступают на первые входы третьего 21 и четвертого 22 умножителей и пятого

23 сумматора соответственно, (i+1)-й тактовый импульс с выхода 10,4 синхрогенератора 10 синхронизирует работу генератора 11 пилообразного напряжения и записывает в счетчик 20 очередную единицу, с выхода которого нэ первый выход 34 канала времени поступает число i, соответствующее i-му интервалу времени (tj т+1). Напряжение генератора 11 пилообразного напряжения, изменяющееся от "-U" до

"+ U", моделирующее величину — (t — т), noh ступает на первый вход шестого 19 сумма30 тора, второй вход четвертого 22 умножителя и через квадратор 12 на второй вход третьего умножителя, Шестой 19 сумматор. нэ второй вход которого поступает постоянное напряжение "+U" со входа 32 константы устройства, формирует на втором выходе 35 зом, на выходах 34 и 35 сформирована модель канала времени, которая под действием (i+1)-го тактового импульса с выхода

10,4 синхрогенератора 10 моделирует интервал времени (т; tj+1).

Сигнал0,5 () ( — 1 — 2 Bj + Bj +1)

h с выхода третьего 21 умножителя и сигнал

0,5 () (BI — 1 + Bj +1)о выхода четвертоt — tI 2 го 22 умножителя поступают соответственно на второй и третий входы пятого 23 суммато55 ра, который формирует на информационном выходе 33 устройства модель решения системы дифференциальных уравнений (1) в виде аппроксимации (2), (5), соответствующую интервалу времени (т;; т -1).

40 канала времени пилообразно изменяющееся напряжение от "0" до."+2U", Таким обра14

10

15 причем выход первого умножителя соединен с вторым информационным входом пер20

40

Х *(1)Ч(1) =05(„) (Bi — q. 2 B +B +q)+

+ 0,5 () t —  — s + B< + 1) +

+ 0,125 ( — 1 + 6 B(+ В + 1), Преимущества сплайнов перед разностными методами численного решения дифференциальных уравнений состоит в том; что с помощью сплайнов определяется глобальное приближенное решение, т.е. решение, определенное на всем отрезке. При использовании для аппроксимации параболических сплайнов дефекта 1 вторая производная имеет конечные разрывы, а сам сплайн и его первая производная непрерывны. Это позволяет получить модель решЬния в виде гладкой непрерывной функции времени.

По сравнению с другими математическими конструкциями сплайны обладают лучшими аппроксимативными свойствами, при равных информационных затратах дают большую точность или равную точность при менее информативных исходных данных.

Таким образом, поедлагаемое устройство для моделирования дифференциальных уравнений позволяет формировать найденное решение в виде непрерывной гладкой функции времени, Формула изобретения

Устройство для моделирования дифференциальных уравнений, содержащее первый, второй и третий блоки буферной памяти, первый и второй умножители, первый, второй и третий блоки памяти, первый сумматор и синхронизатор, причем первый выход синхронизатора подключен к входам считывания первого и второго блоков буферной памяти, входы начальной установки первого, второго и третьего блоков буфер. ной памяти подключены соответственно к первому, второму и третьему информационным входам устройства, управляющий вход синхронизатора подключен к входу запуска устройства, второй выход синхронизатора подключен к входам считывания установки первого, второго и третьего блоков памяти, вход обнуления которого соединен с-входом начальной установки устройства, входы начальной установки первого и второго блоков памяти соединены с четвертым и пятым информационными входами устройства. соответственно, выход первого блока буферной 5 памяти соединен с первым информационным входом первого умножителя, выход первого сумматора соединен с информационным входом первого блока памяти, выход третьего блока буферной памяти соединен с первым информационным входом первого сумматора, о т л и ч а ю. щ е е с ятем, что, с целью расширения функциональных возможностей эа счет решения неоднородной системы дифференциальных уравнений с переменными коэффициентами и формирования найденного решения в виде непрерывной функции времени, в него введены генератор пилообразного напряжения, квадратор, третий и четвертый умножители, первый, второй и третий цифроаналоговые преобразователи, второй, третий, четвертый, пятый и шестой сумматоры, счетчик, вого сумматора, третий информационный вход которого соединен с выходом второго умножителя, первый информационный вход которого соединен с выходом. второго блока буферной памяти, а второй информационный вход — с выходом первого блока памяти и с. информационными входами первого цифроаналогового преобразователя и второго блока памяти, выход которого соединен с вторым информационным входом первого умножителя и с информационными входами второго цифроаналогового преобраэователя и третьего блока памяти, выход которого соединен с информационным входом третьего цифроаналогового преобразователя, выход первого цифроаналогового преобразователя подключен к первым входам второго, третьего и четвертого сумматоров, выходы которых подключены соответственно к первым входам третьего, четвертого умножителей и пятого сумматора, выход которого является информационным выходом устройства, выход второго цифроаналогового преобразователя подключен к вторым входам второго и четвертого сумматоров, третий вход которого соединен с третьим входом второго сумматора, вторым входом третьего сумматора и выходом третьего цифроаналогового преобразователя, первый выход синхрогенератора подключен к первым управляющим входам первого и второго умножителей, вторые управляющие входы которых соединены с входом считывания третьего блока буферной памяти, третьим выходом синхрогенератора и с первым управляющим входом первого сумматора, второй управляющий вход которого соединен с вторым выходом синхрогенератора, четвертый выход которого соединен с входом синхронизации генератора пилообразного напряжения и счетным входом счетчика, вход начальной установки которого соединен с входом "Минус единица" устрой.ства, а выход является первым выходом ка15

1727130

16.нала времени устройства, выход генератора пилообразного напряжения соединен через квадратор с вторым входом третьего умножителя, выход которого соединен с вторым входом пятого сумматора, третий вход которого соединен с выходом четвертого умножителя, второй вход которого соединен с выходом генератора пилообразного напряжения и с первым входом шестого сумматора, второй вход и выход которого подключены соответственно к входу константы устройст5 ва и к второму выходу канала времени устройства.

Составитель И.Калиенко

Редактор М.Недолуженко Техред M.Mîðråíòàë Корректор Т.Малец

Заказ 1279 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101