Модуль для вычисления логических производных

Модуль для вычисления логических производных

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для синтеза и анализа цифровых автоматов, диагностики цифровых устройств и сжатия данных. Цель изобретения - расширение функциональных возможностей за счет логической обработки многозначных данных. Модуль для вычисления логических производных содержит узел 1 управления, два коммутатора 2 и 3, сумматор по модулю 4, два сдвиговых регистра 5 и 6. В зависимости от режима работы модульдюзволяет вычислять вектор значений д X/dxi логической производной по i-й переменной с многократным логическим отрицанием, либо вектор значений смешанной логической производной i-ro порядка по переменным с многократным циклическим отрицанием. 1 з.п. ф-лы, 10 ил., 5 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 F 7/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К. АВТОРСКОМУ СВИ4ЕТЕЛЬСТВУ

10 (21) 4748448/24 (22) 11.10.89 (46) 30.04.92. Бюл. М 16 (71) Минский радиотехнический институт (72) В.М.Антоненко, Е.Н.Зайцева, В.П.Шмерко и С.Н.Янушкевич (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 1481793, кл. 6 06 F 7/00, 1987.

Авторское свидетельство СССР

М 1667050, кл. G 06 F 7/04, 19.05.89. (54) МОДУЛЬ ДЛЯ ВЫЧИСЛЕНИЯ ЛОГИЧЕСКИХ ПРОИЗВОДНЫХ (57) Изобретение относится к вычислительной технике и может быть использовано для синтеза и анализа цифровых автоматов, ди .Ы „, 1730617 А1 агностики цифровых устройств и сжатия данных. Цель изобретения — расширение функциональных возможностей за счет логической обработки многозначных данных.

Модуль для вычисления логических производных содержит узел 1 управления, два коммутатора 2 и 3, сумматор по модулю 4, два сдвиговых регистра 5 и 6. В зависимости от режима работы модуль оозволяет вычислять вектор значений д Х/дх логической производной по 1-й переменной с многократным логическим отрицанием, либо вектор значений смешанной логической производной i-го порядка по переменным с многократным циклическим отрицанием. 1 з.п. ф-лы, 10 ил., 5 табл.

1730617! (о) 1 ХС"

Х

Х2 . xn

0 ° ° О

Х1

О

О

0 ° . 1

0 2

k-4 k-1

I X(k

М причем X q E(0, k-1), q = О, k"-1. Тем самым определяются позиции элементов вектора

Изобретение относится к вычислительной технике и может быть использовано для синтеза и анализа цифровых автоматов, диагностики цифровых устройств, сжатия данных, управления роботами-манипуляторами, синтеза топологии больших и сверхбольших интегральных схем.

Целью изобретения является расширение функциональных возможностей за счет логической обработки многозначных данных.

На фиг, 1 приведена структурная схема модуля; на фиг. 2 — структурная схема узла управления; на фиг, 3 — пример функциональной схемы второго коммутатора; на фиг, 4 — схемы информационных потоков через второй коммутатор;. на фиг. 5 — структурная схема устройства, построенного из модулей для рассматриваемого примера; на фиг, 6 — операционные графы вычисления векторов значений логической производной по i-й переменной (i = 1, n; n = 2) с многократным циклическим отрицанием; на фиг. 7— операционный граф вычисления вектора значений смешанной логической производной второго порядка по переменным с многократным циклическим отрицанием; на фиг, 8 — временные диаграммы функционирования узла управления в первом режиме; на фиг. 9 — то же, во втором режиме; на фиг.

10 — структура вектора значений логической производной по переменным с многократным циклическим отпиранием с учетом свойства периодичности, Многозначные данные могут быть описаны с помощью аппарата многозначных функций алгебры логики. Так, одномерный массив многозначных данных, который однозначно аналитически записывается в виде многозначной функции алгебры логики

1(Х1, ..., X и) = f(X), ПрЕдСтаВЛяЕтСя (ВОЗМОЖНО путем доопределения до требуемой размерности к", где и и k — соответственно число переменных и значность логических функций, целые положительные числа) вектором

Х. Формально соответствие между вектором многозначных данных и многозначной функцией алгебры логики f(X) покажем следующим образом:

Х, значения которых есть значения 1(Х) на упорядоченных в лексикографическом порядке наборах переменных.

Логическую производную много5 значной функции алгебры логики по 1-й переменной определим как логическую производную по i-й переменной х; с многократным циклическим отрицанием в виде

10 д Х вЂ” — — f(x<..... õ...., x,,i(mod ki, Bxj 1=о (1) где xj npu t Ф 0 соответствует циклическому отрицанию переменной xi t раэ, а при t = 0

A х = х, функция циклического отрицания определяется в виде х = х + 1 (mod k), а ее таблица истинности приведена в табл. 1.

Таким образом, вычисление логической производной по i-й переменной х; с многократным циклическим отрицанием сводится к сложению по модулю k значений многозначной функции алгебры логики 1(Х) на на

25 л л

}1-1 бсраХ Х1, ..., Xj, ..., Хи, Х1, „„Xj. „Хи, X1...,, Õi, „., x>, Эти наборы отличаются значением переменной xj, значения остальных переменных совпадают, Логическая производная д f(X)/äх по i-й переменной xj с многократным циклическим отрицанием однозначно задается своим вектором значений д Х/д xj, вычисление которого осуществляется с помощью матричного соотношения вида дХ (i) + дх;

= и kð Х (mod I<), (2)

40 () где R k — матрица размерности k" х k", формируемая по правилу ()

R „и =1 „ — 1ЮЯ и — i+1, (3) гдето — символ кронекеровского произведения;

1 — 1 — единичная матрица размер50

R „и — +1 — матрица размерности

k" х k", имеющая структуру, определяемую выражением

k — 1 (tК вЂ” ) и — i+1 = i и — i+1

t=O (4) 1730617

Пример 1, Пусть данные заданы многозначной функци(3й алгебры логики в виде вектора значений Х = (122100220) (М=З, n=2). Тогда в соответствии с соотношением (2) векторы значений логических производных по первой и второй переменным с многократным циклическим отрицанием соответственно равны т.Е, МатрИца R k n — I+1 ПОЛуЧаЕтоя В рЕзультате суммирования единичных мат(t kn — i —:«) риц 1 „и — +1 (т „и — )-ичнОгО 5 сдвига (i = О, )(-1) размерности М" х

k ï-I+1)

Выражения (2), (3) и (4) являются математическими моделями функционирования модуля в первом режиме. 10

1 1 I

1 I I

1 1 I

Т I I

T 1

I 7. 1

I I I

1 I Т

В Х (()С) Х1 (inod 5) I II

Т JI

I I1

I I I

I 1I

III (mod3) 1I I

IiL

I 11

f1) Д) ®R 2 2«,=13 (2)

32 32

40 (2) 2 (t -> (0 (1 > (2-)

3 З З" 3 З (»о

И)

T S-1 ®» R32 « ( з 3 (о >, (() (2 )

45 3 3 3 3

®(1 + .y )= О») 1

1

I1

1)

1 (111

I I I

11т

III

III

111

III

1 IT

1r 11 1!

1 1 1 1 1 где матрицы Вз и Кз сформированы согласно выражениям (3) и (4) следующим образом;

«3-.> (3 ) (6 )

Я 2 =) 2 - - 2 - 132+132 32

3 3 «,О 3

2

I

О

О

2

2

0

2

2

2

I

1

1730617 х Rk (X (mod к), (5) где =и.

Покажем вычислительные особенности реализации данной математической модели на примере, Пример 2, Для многозначной функции алгебры логики, заданной вектором значений Х = (120102010), вычисление смешанной производной второго порядка по переменным х> и хг с многократным циклическим отрицанием производится в соответствии с математической моделью (5) тора.

Узел 1 управления предназначен для формирования управляющих сигналов, обеспечивающих синхронную работу модуля в обоих режимах вычисления, Узел управления (фиг, 2) содержит суммирующий счетчик 26, шифратор кодов 27, два Т-триггера 28 и 29, элемент ИЛИ 30, коммутатор 31, элемент 32 задержки, генератор импульсов 33, первый, второй и третий выходы 34, 35 и 36 шифратора кодов, Таблица истинности шифратора кодов

27 приведена в табл. 3.

Элемент 32 задержки предназначен для (2)40 д Х R,,(г) дХ -,,р) (,,I l Х) = д1 Х д2 Х д х1

1

I I

1 I

1 1 1

Е I I

Е I 1

1 I 1

111

III

11 I

111

111

III

I II

1I I

111

45 (trod 3) 50 задержки сигнала, поступающего на вход, На фиг. 7 показан операционный граф на время ЛТ = (k-1)k /f, где f — частота вычисления вектора значений логической 55 следования импульсов на выходе генератопроизводной второго порядка по перемен- ра импульсов 33). ным х> и хг с многократным циклическим. Суммирующий счетчик 26 с коэффициотрицанием многозначной функции алгеб- ентом счета 2 (Я ) log2((l<-2)k" + 2k" +1) пы логики, заданной вектором значений предназначен для подсчета числа тактов раХ = (120101010) (<=3, п=2), В табл. 2 приве- боты узла 1 управления.

На фиг, 6 показаны операционны 1 графы вычисления векторов значений д Х/д х> и д x/ä х2 логических производных по переменным х1 и хг с многократным циклическим отрицанием для многозначной функции алгебры логики, рассмотренной в примере.

Необходимо отметить, что вектор значений д Х/д х логической производной по

i-й переменной х с многократным циклическим отрицанием состоит из набора векторов дх /д x(m=1, k) размерности k", образующих группы из k равных векторов (фиг. 10), что позволяет вычислять не все значения логической производной д f(X)/ä хь а лишь k различных векторов, и используется в модуле для упрощения процесса вычислений.

Существует возможность вычисления смешанной логической производной i-го порядка по переменным с циклическим отрицанием (второй режим): ()— Rl< Ran ... х м (» д х1 д хг... д xi дены векторы значений логических производных второго порядка по переменным х и хг с многократным циклическим отрицанием, а также логические производные второго порядка некоторых многозначных функций алгебры логики при k = 3 и n = 2.

Из приведенных математических моделей и операционных графов, их реализующих, следует возможность организации

10 регулярного и однородного вычислительного процесса для формирования численных признаков изменения значений многозначных данных и возможность наилучшего отображения этого процесса в структуру

15 вычислительных средств, функционирующих по принципам конвейеризации и параллелизма.

Модуль для вычисления логических производных (фиг, 1) содержит узел 1 управле20 ния, первый и второй коммутаторы 2 и 3, сумматор 4 по модулю, первый и второй сдвиговые регистры 5 и 6, вход 7 признака режима узла управления, вход 8 признака пуска/останова узла управления, первый и

25 второй информационные входы 9 и 10, выход 11 признака режима узла управления, выход 12 признака пуска/останова узла управления, выход 13 текущего значения элемента вектора, выход 14 значения

30 производной, информационный выход 15, тактовый выход 16 узла управления, первый и второй управляющие выходы 17 и 18 узла управления, первый и второй информационные входы 19 и 20 второго коммутатора, 35 первый, второй и третий выходы 21, 22 и 23 второго коммутатора, первый и второй управляющие входы 24 и 25 второго коммута1730617

В момент времени tm на выходах суммирующего счетчика 26 формируется двоичный эквивалент числа (k-2)k" + 2k + 1, На выходе 36 шифратора кодов 27 формируется

5 сигнал единичного уровня, который посту пает на первый вход элемента ИЛИ 30, С выхода элемента ИЛИ 30 сигнал "1" поступает на вход установки в "0" суммирующего счетчика 26 и входы установки в "0" первого

10 и второго триггеров 28 и 29. Вследствие этого на первом и втором управляющих выходах ".7 и 18 узла управления формируются

L сигналы нулевого уровня, Описанный цикл работы узла 1 управле"5 ния повторяется k раз и заканчивается в момент времени tk

Начиная с момента времени tk по и- + 2kï- + (k 2)kï- + k - ) фун кционирование узла 1 управления анало20 гично его функционированию с момента времени to no tq.

В момент времени tp на вход 8 признака пуска/останова узла управления подается сигнал оста нова, по которому через элемент

25 ИЛИ 30 производится обнуление суммирующего счетчика 26, а также первого и второго Т-триггеров 28 и 29, Во втором режиме с входа 7 признака режима узла 1 управления в момент времени t< поступает сигнал "1"

30 (фиг. 9), В результате на выход 12 признака пуска/останова передается задержанный сигнал с входа 8 признака пуска/останова узла управления. В остальном работа узла 1 управления во втором режиме аналогична его функционированию в первом режиме.

Таким образом, на выходах первого 28 и второго 29 Т-триггеров сохраняются сигналы "1", которые поступают соответственно на второй и первый управляющие выходы

18 и 17 узла управления до момента времени tm (m = (k-2)k" + 2k" ).

Первый режим работы узла 1 управления определяется нулевым уровнем сигнала, который подаетс я на вход 7 признака режима узла управления в момент времени т, (фиг. 8). Во втором режиме работы на вход

7 признака режима узла 1 управления в момент времени t< подается сигнал одиночного уровня (фиг, 9), B первом режиме сигнал нулевого уровня передается в момент времени t< на выход

11 признака режима узла управления, откуда может поступать на вход 7 признака режима узла управления следующего модуля, и определяет режим его работы. Одновременно сигнал с входа 7 признака режима поступает на управляющий вход первого коммутатора 2 и на управляющий вход коммутатора 31, вследствие чего информация на выход коммутатора 31 передается с входа 8 признака пуска/останова узла управления. Одновременно сигнал пуска, подаваемый на вход 8 признака пуска/останова узла управления, поступает на вход генератора 33 импульсов. При этом сигнал пуска поступает. через элемент ИЛИ 30 на вход установки в "0" суммирующего счетчика 26, после чего счетчик устанавливается в состояние 0 0...0 и на входы установки в "0" первого и второго Т-триггеров 28 и 29.

Начиная с момента времени to генератор 33 импульсов формирует последовательность импульсов, которые поступают на тактовый выход 16 узла управления и на счетный вход суммирующего счетчика 26.

В момент времени t(k-2Ik -i, когда на выходах суммирующего счетчика 26 формируется двоичный эквивалент числа (k-2)k" +

"1, на выходе 34 шифратора кодов 27 формируется сигнал единичного уровня, поступающий на информационный вход первого

Т-триггера 28, на выходе которого формируется сигнал единичного уровня, который сохраняется в последующие такты работы.

В момент времени tq (q = (k-2)к" + k" на выходах суммирующего счетчика 26 формируется двоичный эквивалент числа (k-2)k" +

+ k" + 1, на выходе 35 шифратора кодов 27 формируется сигнал "1", который поступает на информационный вход второго Т-триггера 29, на выходе которого формируется сигнал единичного уровня, сохраняющийся в последующие такты работы модуля, Сумматор 4 по модулю предназначен для суммирования по модулю k данных, поступающих на входы первого и второго сла40 гаемых.

Второй коммутатор 3 (фиг. 3) содержит два элемента НЕ 37 и 38, пять элементов И

39 — 43 и два элемента ИЛИ 44 и 45.

Схемы информационных потоков через

45 второй коммутатор 3 показаны на фиг. 4, Сдвиговые регистры 5 предназначены для хранения и формирования исходных данных и результатов промежуточных вычислений, 50 Сдвиговые регистры 6 предназначены для хранения и формирования результатов вычислений элементов вектора значений д Х/д х илид I X/ä х1...д х| логической производной, 55

Рассмотрим работу устройства при вычислении логических производных по переменным с циклическим отрицанием функции алгебры логики t(X) в соответствии с выражениями (2) и (5).

1730617

Введем следующие обозначения: пусть Ъ д Х/ д х1 = V, где /= p«о) /(1) ..V(-1) )т.

-ь "7 I а Х/дх = Z,гдеz=(z")Р)... Z(") ) ; д () X/д х1 д хг-Q, где Q = (q(о)q(1) ..q(k 1) )

Пусть необходимо вычислить логические производные по перЕменным Х1 и XZ с многократным циклическим отрицанием функции двух переменных f(X) = х1" хг л х пои

k = 3., заданной вектором значений Х =

= (0 1 2112212) .

Структурная схема устройства для данного случая (k = 3, n = 2) показана на фиг, 5.

Функционирование устройства в первом режиме поясняет табл, 4, а so втором режиме — табл. 5.

В первом режиме на вход 7 признака режима узла 11 управления подается сигнал нулевого уровня, По сигналу пуска, поступающему на вход 8 признака пуска/останова узла 11 управления, элементы вектора значений Х = (О 1 2 1 1 2 2 1 2) подаются на первый информационный вход 9 первого модуля, на первый информационный вход первого коммутатора 21 и через выход текущего значения элемента вектора 131 первого модуля на первый информационный вход 9z второго модуля.

В первом такте работы устройства первый элемент Х )= 0 вектора Х передается через первые коммутаторы 21 и 2z на входы первого слагаемого сумматоров по модулю три 41 и 4z. Одновременно на входы второго слагаемого сумматора по модулю три 41 и 4z с выходов первых сдвиговых регистров 51 и

5z поступают данные, значения которых равны нулю, Вследствие этого первый эле(о) Ф мент Х = 0 вектора Х с выходов сумматоров по модулю три 41 и 4г передается на первые информационные входы 191 и 19z вторых коммутаторов 31 и Зг, функционирующих в режиме А (фиг. 4). С первых выходов 211 и

21z вторых коммутаторов 31 и 32 первый элемент X(0) = 0 вектора значений X поступает на информационные входы сдвиговых ре- гистров 51 и 5z, во втором такте работы устройства первый элемент X = 0 вектора

Х передается с выходов первого сдвигового регистра 5г второго модуля на вход второго слагаемого сумматора по модулю три 4 . Одновременно на вход первого слагаемого сумматора по модулю три 4z через первый коммутатор 2у поступает второй элемент Х(: (1)

= 1 вектора Х. На выходе сумматора по модулю три 4 формируется промежуточный результат X о) + Х = 1 (mod 3), который (1 записывается в первый сдвиговый регистр

5г второго модуля. Второй коммутатор Зг во. втором такте работы устройства функционирует в режиме В (фиг. 4). Во втором такте работы производится запись второго элемента Х(= 1 в первый сдвиговый регистр 51, (1)

При этом первый элемент вектора значений

X сдвигается на один разряд в сторону старших разрядов на сдвиговом регистре 51.

В третьем такте работы устройства (1ервый промежуточный результат Х о + Х = 1 (mod 3) с выходов первого сдвигового регистра 5z второго модуля поступает на вход второго слагаемого сумматора по модулю три 4z, Одновременно на вход первого слагаемого сумматора по модулю три 4z прдается третий элемент Х = 2 вектора Х. В (г) результате на выходе сумматора по модулю три 4z форми 1 ется первый элемент Zo) =

= Х + Х + X = 0(mod 3) вектора дХ/дхз.

Через второй коммутатор З, функционирующий в режиме С (фиг. 4), первый элемент

Л() вектора д X/ä xz записывается во второй сдвиговый регистр 6 и одновременно поступает на информационный вход 15z устройства. В третьем такте происходит запись (з)

Э четвертого элемента Х = 2 вектора Х в первый сдвиговый регистр 52 второго модуля.

В четвертом такте работы на информационном выходе 15z устройчтва формируется второй элемент Z ) = Х(" + X() + X() = 0 (mod 3) вектора д Х/д х .

Одновременно происходит запись второго элемента Z() вектора д Х/д хг во второй (1) сдвиговый регистр 6z, В пятом такте функционирования устройства в первом модуле формиоуется промежуточный результат

X + X = 1 (mod 3), а во втором модуле— (о промежуточный результат Х + Х(= (4, = 2 (mod 3), которые записываются в первые сдвиговые регистры 51 и 5z соответственно..

В пятом такте на информационном выходе 15 устройства фррмируется третий элемент Z „ = X(o) + X + Х = 0 (mod 3) вектора д Х/д х2, а на информационном выходе 151 — первый элемент (= X + Х +

+Х ) =0(mod 3) ве тора дх/дх1.

В последующих тактах работы на информационном выходе 15z устройства формируются элементы вектора значений дГ/дxz логической производной, Причем девятый элемент Z(. ) = Х() + Х() + Х() = 1 (mod 3) вектора д Х/д xz поступает на информационный выход 15z устройства на.одиннадцатом такте функционирования (табл. 4).

Таким образом, на информационном выходе 15z устройства формируется вектор

14

1730617

13 значений =(О О О 1 1 1 1 1 1) логической оХ т

Вх2 производной функции f(X) = х1" х2 х2 по переменной х2 с многократным циклическим отрицанием.

Аналогично на информационном выходе

151 устройства формируется вектор значений B X/ä х1 = (О 0 2 О 0 2 О О 2) логической произвоДной функции f(X) = х1 " х2 х2 по переменной х1,с многократным цикличе10 ским отрицанием Его последний элемент

У® = X(+ X ) + Х® = 2 (mod 3) поступает на информационный выход 151 устройства на пятнадцатом такте работы. В пятнадцатом такте на вход 12> признака пуска/останова передается на вход 82 признака пуска/останова узла 12 управления и определяет конец работы устройства.

Во втором режиме исходные данные 2 элементы вектора значений X поступают на второй информационный вход 10> и через первый коммутатор 2i передаются на вход первого слагаемого сумматора по модулю три 41, На вход признака режима 71 узла 11 управления подается сигнал единичного уровня, который определяет функционирование устройства во втором режиме.

Функционирование устройства во втором режиме в целом аналогично функционированию его в первом режиме. Отличие функционирования второго модуля заключается в том, что он начинает функционировать на седьмом такте работы устройства.

Это обусловлено тем, что сигнал пуска поступает на вход 82 признака пуска/останова узла 12 управления на седьмом такте работы устройства. Исходными данными для второго модуля является результат вычислений первого модуля — вектор значений д7/д х1= 40

= (О О 2 О О 2 0 О 2), элементы которого поступают на второй информационный вход

102 Второго моДуля, Во втором режиме работы на информационном выходе 152 устройства фор- 45 мируется вектор значений У Х/д х1 д x2 = — г) -.

= (2 2 2 2 2 2 2 2 2) смешанной логической произвоДной функции f(X) = x> х2 " х2 по переменным с многократным циклическим отрицанием. 50

На пятнадцатом такте работы устройства на вход 8 признака пуска/останова узла

1 управления подается сигнал останова, который через элемент задержки 32 узла 11 управления поступает на вход 82 признака пуска/останова узла 12 управления на двадцать первом такте и определяет конец работы устройства.

Формула изобретения

1, Модуль для вычисления логических производных, содержащий узел управления, два коммутатора и первый сдвиговый регистр, причем первый информационный вход модуля соединен с первым информационным входом первого коммутатора, о т л ич а ю шийся тем, что, с целью расширения функциональных возможностей за счет логической обработки многозначных данных, он содержит второй сдвиговый регистр и сумматор по модулю, выход которого соединен с первым информационным входом второго коммутатора, первый выход которого соединен с информационным входом первого сдвигового регистра, второй информационный вход модуля соединен с вторым информационным входом первого коммутатора, выход которого соединен с входом первого слагаемого сумматора по модулю, вход второго слагаемого которого соединен с выходом первого сдвигового регистра, вход разрешения сдвига которого соединен с входом разрешения сдвига второго сдвигового регистра и тактовым выходом узла управления, первый и второй управляющие выходы которого соединены соответственно с первым и вторым управляющими входами второго коммутатора, второй выход которого соединен с информационным входом второго сдвигового регистра, выход которого соединен с вторым информационным входом второго коммутатора, третий выход которого соединен с выходом значения производной и информационным выходом модуля, выход признака пуска/останова которого соединен с выходом признака пуска/оста нова узла управления, выход признака режима которого соединен с выходом признака режима модуля, вход признака режима которого соединен с входом признака режима узла управления и управляющим входом первого коммутатора, первый информационный вход которого соединен с выходом текущего значения элемента вектора модуля, вход признака пуска/останова которого соединен с входом признака пуска/останова узла управления.

2. Модуль по п. 1, отличающийся тем, что узел управления содержит суммирующий счетчик, шифратор кодов, генератор импульсов, два Т-триггера, коммутатор, элемент ИЛИ и элемент задержки, причем вход признака режима узла управления соединен с управляющим входом коммутатора и выходом признака режима узла управления, выход признака пуска/останова которого соединен с выходом коммутатора, первый информационный вход которого соединен с выходом элемента задержки, вход которого соединен с входом признака пуска/останова узла управления, вторым информацион15

1730617

Таблица 1

Таблица 2

Таблица 3 ным входом коммутатора, первым входом элемента ИЛИ и входом пуска генератора импульсов, выход которого соединен с тактовым выходом узла управления и со счетным входом суммирующего счетчика, выход которого соединен с входом шифратора кодов, первый и второй выходы которого соединены с информационными входами соответственно первого и второго Т-триггеров. входы установки в "0" которых соединены с входом установки в "0" суммирующего счетчика и выходом элемента ИЛИ, второй вход которого соединен с третьим выходом

5 шифратора кодов, выходы первого и второго

Т-триггеров соединены соответственно с первым и вторым управляющими выходами узла управления.

1730617

17

z а о о s в

z e

I

I

l

1 1

1 с<

Ъ <(б

l(l

1 I I 1

1

1

I!

I (1 I 1 1

1

1

I 1 I

1 I

1, I

I

1 I 1

I

1

I 1 1 1

I I

1 оо и

)S Ct .о О х х

1

1 S о т а о о х

1 1- 2i

1 (О (ll

1 !

1

1

l о

L б е .o»a аЪО о(o z <О< б- О Ф о< а х <б

I

Ol

l б

1 о Ф

L l о л а Ъ

О c

m<»< m r

1 б

1 <Х 1 о а и. о ое б I Z оо S

Ъ о

N )Е е Ъ

z z со о

»(» о (о ы

1 Cc»(1

1 б

«

1 Х

1

I

1 о

I Х

I

I

1

1 О

1 1

I )S 1 ъс оо.

mo ах ах с<о о

l о

l

» (о

z а х

+ ( х х х

+ о х х

1 1 I 1

l 1 б

1Ф о

ОХеХ х z o.

Ъ Л О 0 ! (О и б с х

Ф +»

<<

Х Х <»3

Я с s

»а

ct х

+ ОО х х

1

О. ЪЪФКР ооъа s хлоо ла (c< m u I- c ct 3» ( х а+ х <о х х

+ х х о о+ х х о х

I

l эБ

1 Ъ

< Cl C( ао

Ф х

l C Ф

< И".

Ф

z actz ло о а

u <- z о

1 <- с< х Ф <»б

l о лm

1 а

1 Ъ 1

z<-о о а оо о

1 Ф e I

О.am

1 1

a< >s

1 О S Ъ

1 Е Ф?

zez

< иzo

1

1 б

1

1

I

1

1

I а о х

Ъа а

Я

О Н < О <»

1 1 У У У У У У У У У

I 1 3

1

1 <Х

< О с» ао о х

Ъ <»!

<О а о<

1 о Ф

«-о.л а x е оъа

i- o o об х I

1 1 I

I 3 !

l 1

I

<-ze

I (c< S X х o o z iK x I- o e

zmmr<с» о с о

1 1 1 I 1 I I 1 У У У У У

I

1 !

1 «

l Х

l о Ф с I о л

az e

О O о

1 эх

Ъ ct

m o о. х

m ъ (: Cl

I х х

+ +

«< х с, + о х х

I 1 1 1 I 1 I 1

l

l б I

;.Ф о

< O Z Ф X Я

xXo.с ъ ло о ла

< (О И б- С Ct 1I

1

1 о

1 Х.

l

1 !

1

<о

l

1

1

1

CI

l х

1 х

»

»< + х х о

1 1 I 1 I

l

< >S

ЕФ о о

I- X

l (О Об

1 о с

X e

z a ло и iх

+ о х

Х

+ х

Я с .о. л (t S о а

z х

"х

/ Р а с.< х х х

1 1 1 1

1

l )S I

Ъ <о

l (0 C(, Z а о;. эх»

l C Ф И

l о с со.

Ф»

a ct s ооа

<- Ъбо»<

Ф х х х

< I I I х х

i.

z e о а х О о Ф

L l аЪ(б

1 l 1

:о О а <а

s Ъ

l X Im o

1 О. <О

l

1

1

I

ОО (О (((Ц И 4 K»t (О Ф<

1 Ъ С

ЪУС о л

1 Y iO Ct

ФФО а X!

1

I

1 г.

<» «»< о <- «<

Я м н м об х (о х н х

» .о » Ю

1 (»3 <»3 <»3 (»3 1 о(сс

I

I

1» <

Х X Х Х Х Х Х Х Х I I 1

I

»

l

1

V < (<3 V < ((< (И «C(V

1 о < о! I "О- У "У )» У- У о< об e

l

3 !

1 I

I

1

1

I

1 !

1

1

I

I

I

I

I

I

I

111 I

1

I

I !

1 оо 1

1730617

I I Ce

1 е Z Б есъ ао Ф о z

В i is ct

1 z m Б 0!

СЕ Z Z Z X о

e- \c»

»с ф

V о о 1 1 1

Ф 1

I eX

Ц с о о х

С 1 I-S ео О1

fC I

I S о а а е

I- Z со

1 о

Im

?. л Ф

z а

I о * е., О

С4 О

N1-О

СЧ Ф L

Ю

D се CT

44 1 1 1

Ф

1 о а

„о ! о m а 4о л а Б цо

z o

ОхФ

S)S Се

m -occ

Z. Z N о

»» о о оее а

\Р о

1 о

1 »У а 1 m ! Б ct О Лa

Фо аБо а Х 44 О Б 4ФБ-I-оm

1:mNФ У1I ь

?»

Я р

Л

?»

«+

»» р

Р»

Р Р.

1 1 l 1 I! с с4

Ct fU I 1

orms

xzact

Б лО О я а

c4 u l- z c l х

D р

1 1 I 1

»Х

1,О

1 а ct о о

l x

444 Ф

1 о

?»

+ р» о

О6 44

Zm>

z acts ло о а

u? zlе:е

Ю Р»

1 I I I I 1

1

I

I

1

Б Im с с

Фctzmх

aO Z actS

Ф х ло о а с Ф ее 4- Б 4D ее е

Р х Р» Р

I 1 1 1 1

1 1

Бе БО

r?-OoI- C4

О а,С 41М

:CYC О

cI m l- о л Ф о amLxa

1 I

a i »Б ct

ОББо е ФБ Х

mZ Бсв

S БОФ

I

1

».е! oct ола ао ozo ох -os»

1- Б еч е- о m

CO Ф ЕЧ О1 Y I

l о

l 1 1 1 I 1 Р»

I о ао

ao z

ОВФ»Б е- Б Ф Б соzzz о

1 о о. о -о

ХО 1Ф 14 Ф о

I I I 1 1 I I 1 1 Р» Р

1 о Ф

l о л

N Ф Ic

I

I ex

1 Ф Ц

1 Ф О а g

Q Ф с Ф

I х х

+ х х

+ х х х

1 I 1 1 1 I I !

1 хБацБ

Б ло о а

CO u 1- К ?Ю х

+ х х

«+ е х

Я .+ х х х е

» х

I 1 I I I 1 о о

1 о о

»S 1 О

l О m mm

acts m л

o î z a÷z

4-хлооа со CI u I z I х

+ х х

+ х х

4 х х

1 1 1 I 1 1 о х

I

1 и

I Б

Ф Ct а о

Ф х ! C Ф

Ф I а о

o z. я

4- СZ

БФО Ла. о

» е»A х х х х о о х

1 1 1

Ф О а 1Ф

1 М 1а. »З

1 о а

„о

1О я

L 1 о л аБм

Cq Ф4 СС4 O O O < g g СС4 С»4 СФ

1

1 Б m

1 Б О

1- О Л х ео

ФФО

:-as сч е 4»! се л со о о

n ее!

1 !

1

1

I

1

I

1

1

I !

1

1

1

I !

1

1

1

1

1

I

I

1

I

1

I

1

I m 1

Л O. I

z o

Z l-

Om1

YI-!

1 !

1 !

1

1

1

1

I

1

1

1 !

I

1

I

I

1

I е

1

I

1 — г

1 I 1 1 1 1 >»

° C 1-1 C CCI Ю C СФ O g CA С.! С ССЕ

1 I

1

I

1 1!

1

1 1

1!

I

1 I

1х

I

I !

I

I

1 !

1 !

1

1

1

1

1

1

1

1

I

I

l

1

1

I

1

1

I

I

I

1

Ю 1 сч сч I

1730617

22

1730617

302. О Л02.7

Л2

122 юг

52

Фиг,5

mod5 дХ

8 г

rnod3

О

2

2

1730617

МОЙ 5

К.

<Риг, б

mod3

Фиг. 7

2 ( (1

1 д Х

Рх<8

1730617

Rod признака режо м 7 узна упраЬеная

Уход признака пуска/псаансба8 узна упраЬеноя

&ход празнта пуска/псаанооа 12 узы упра5инци

Таимый оыхоо 1о узна упрадленця

Втрое упра5ля ощнй 8upgg Я аозт упуаЬеиия

Ироый упрайяюшии йаод f7 ума уара5яетя

Уихоо 84 штрааора коЮхоо Л шифратора кодаИ7 джид Ж шоррптра коЮИ 27

-Р)4

Фиг. о

1730617 асхад призииа рикииа 7 узпа упра5пения

8хад пуиьнаиа пуи 7- ылыио8а а узы gnрц3ленаи

Выход прмнака пусят-ocmaнодо 12 уядт улродлинця

7аквобыо 5ыкоо

1о узпа упрИленья

Вира gnpulяяащод Йпоа

Ю узла упрааления

llepA»d управ юшао 8bixod 17 узпа упрв9еноя выход Х4 ширратра хоЫ 21

ЮыхоРЛ шоррвпооа коЮИ 27

8ихИ И иорратра иоЫ27

1730617 д Х ц х (2) дх а х " дХ д х1 а х

<(za)

° ° ° дХ дХ

«(-k) -(f(E) д х- д Х дХ (k1) дх<

Раз тркость

Фиг. Ю

Редактор Н.Швыдкая

Заказ 1512 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r, Ужгород, ул,Гагарина, 101 размерность

g ll-l

Размерность

< а-i

L

Размерность

К il-i

Групт из А декторИ дg 1! ax w дх дХ дХ дХ (k+1) ф+2)

"й

Составитель В.Сорокин

Техред М.Моргентал Корректор Н.Ревская