Выходной узел тестера

Выходной узел тестера

Иллюстрации

Показать все

Реферат

 

Изобретение относится к контрольно-измерительной технике и предназначено для контроля логических элементов. Цель изобретения - повышение достоверности контроля - достигается за счет возможности выявления несанкционированного появления высокоимпедансного состояния на выходе контролируемого блока. Выходной узел тестера содержит буферный элемент 1 с тремя состояниями, контактирующий элемент 2, резистор 3, блок Ц сравнения, триггер 5, входные шины 6...10, элемент ИЛИ 11, инвертирующий буферный элемент 12 с тремя состояниями, выходную шину 13. 1 ил. § (Л

СОЮЭ СОВЕТСНИХ ! Ш1УЬЛИК щ) С 01 К 31/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTGPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ по изот стиниям и отииьггиям прН Гинт сссР (21) 4761493/21 (22) 11.10,89 (46) 07,05,92, Бюл, " 17 (71) Опытно-конструкторское бюро

Производственного объединения

"Протон" (72) Г.Г.Афонин и Ю.В.Ашмаров (53) 621,317 (088.8) (56) Авторское свидетельство CCCP Р 940090, кл, С 01 R 31/28, 1982, Авторское свиретельство СССР

t" 1311425, кл. С 01 R 31/28, 1984, (54) ВЫХОДНОЙ УЗЕЛ ТЕСТЕРЛ (57) Изобретение относится к контрольно-измерительной технике .и пред„,SU„„17 2 01 А1 назначено для контроля логических элементов. Цель изобретения — повышение достоверности контроля - достигается за счет возможности выявления несанкционированного появления высокоимпедансного состояния на выходе контролируемого блока. Выходной узел тестера содержит буферный элемент 1 с тремя состояниями, контактирующий элемент 2, резистор 3, блок 4 сравнения, триггер .5, входные шины 6...10, элемент ИЛИ 11, инвертирующий буферный элемент 12 с тремя состояниями, выходную шину 13, 1 ил.

32301

l0

«5

3 11

Изобретение относится к контрольно-измерительной технике и предназначено для контроля логических блоков.

Цель изобретения - повышение достоверности контроля за счет обеспечения воэможности выявления несанкционированного появления высокоимпедансного состояния на выходе контролируемого логического блока.

На чертеже представлена функциональная схема выходного узла тес" тера, Выходной. узел тестера содержит буферный элемент 1 |: тремя состояниями, контактирующий элемент 2, резистор 3, блок 4 сравнения, триггер

5, входные шины 6 - 10, элемент ИЛИ

11 и инвертирующий буферный элемент

12 с тремя состояниями, выходную шину 13 с соответствующими связями, Выходной узел тестера работает следующим образом.

Если контактирующий элемент 2 соединяется с выходом проверяемого устройства, то на шину 8 подается "1", При этом "1" с шины 8 поступает на один из входов элемента ИЛИ !1, устанавливая его выходе, "1", которая с выхода элемента ИЛИ 11 поступает на управляющий вход буферного weмента 1 с тремя состояниями, и переводит его в третье состояние. На шину 9, вход блока 4 сравнения, информационные входы буферных элементов 1 и 12 подается уровень напряжения эталонной выходной реакции, Так как буферный элемент 1 находится в третьем состоянии, он не влияет на результат контроля, На выходе инвертирующего буферного элемента 12 появляется сигнал, противоположный ожидаемому на контактирующем элементе 2, и благодаря наличию резистора

3 нагружает небольшим токам выход контролируемого блока, При равенстве сигналов на входах блока 4 сравнения (на шине 9 и контактирующем элементе 2), на его выходе устанавливается "0", а при входных сигналах с разными уровнями напряжения - "1", Результат сравнения коммутируется на информационный вход триггера 5 уровнем логической "1" с шины 10 стробирования и переписывается в триггер 5 задним фронтом синхронизирующего импульса, При появлении на контактирующем элементе 2 высоко4 импедансног состояния на вход блока

4 сравнения поступает сигнал, инверсный поступающему на его второй вход, и на его выходе появляется уровень напряжения « !", Если контактирующий элемент 2 соединяется с входом проверяемого устройства, то на шину 8 подается "0".

Затем на шине 9 устанавливают уровень сигнала ("0" или "1"), который нужно задать на входе контролируемого устройства. При этом в момент смены информации на шины 9 и l0 подается импульс с низким уровнем напряжения. С шины 10 стробирующие импульсы устанавливают на входе блока 4 сравнения "0", неза висимо от соотношения сравниваемых сигналов .на его входах. Сигнал логического "0" с выхода блока 4 сравнения поступает на первый вход элемента ИЛИ 11 и, так как на его втором входе "0", на выходе элемента ИЛИ 11, устанавливается "0", поступающий на управляющие входы буферных элементов 1 и !2..

Таким образом,инвертирующий буферный элемент 12 переходит в третье состояние, а буферный элемент 1 переходит в активное состояние и на его выходе появляется сигнал (с шины 9), который необходимо подать на входной контакт проверяемого устройства, При этом на первый и второй входы блока 4 сравнения поступают одноименные сигналы с информационного входа и выхода буферного элемента 1. Через определенное время, когра сигналы на входе буферного элемента 1 и контактирующего элемента 2 имеют устойчивое значение "0, на имеют устойчивое значение 0", на шине 10 устанавливается "1", коммутируя результат сравнения на информационный вход триггера 5. Результат сравнения переписывается задним фронтом синхронизирующего импульса в триггер 5, При этом результат срав>0 нения - "0" сигнализирует о отсутствии перегрузки буферного элемента 1.

Если же во вхорной цепи проверяемого устройства имеются короткие замыкания .на шины питания или имеются не-. исправные элементы, способные вызвать перегрузку буферного элемента 1, то при перегрузке послернего не будут равны между собой сигналы на первом и втором входах блока 4 срав5 173 йения, В результате на выходе блока 4 сравнения устанавливается "1", которая транслируется через вход элемента ИЛИ 11 на управляющие входы бу-. ферных элементов 1 и 12, переводя буферный элемент 1 в третье состояние, инвертирующий буферный элемент

12 в активное, уровень сигнала на выходе которого совпадает с сигналом на контактном элементе 2 и не приводит к перегрузке инвертирующего буферного элемента, Время нахождения буферного элемента 1 в перегруженном состоянии определяется суммарным временем. переключения блока 4 сравнения по входу синхронизации и элемента WllH 11, "1" с выхода блока ч сравнения переписывается в триггер 5, При этом "1" на выходе триггера 5 сигнализирует о наличии во входной цепи неисправных элементов.

2301 б блока сравнения, выход которого соединен с информационным входом триггера, синхронизирующий и установочный входы которого соединены соот5 ветственно с первым и вторым входами выходного узла тестера, третий вхоп выходного узла тестера соединен с первым входом элемента ИЛИ, второй

10 вход которого соединен с выходом блока сравнения, а выход - с управляющим входом буферного элемента с тремя состояниями, информационный вход которого соединен " четвертым входом выходного узла тестера и вторым входом блока сравнения, стробирующий вход которого соединен с пятым входом выходного узла тестера, о т л ич а ю шийся тем, что, с целью

20 повышения достоверности контроля, в него введены резистор и инвертирующий буферный элемент с тремя состояниями, вход которого соединен с информационным входом буферного элемен25 та с тремя состояниями, управляющий вход с выходом элемента ИЛИ, выход с первым выводом резистора, второй вывод которого соединен с выходом буферного элемента с тремя состояниями. ф о р м у л а ° и э о б р е т е н и я

Выходной узел тестера, содержащий буферный элемент. с тремя состояниями, выход которого соединен с контактирующим элементом и первым входом

Составитель А,Корооков

Техред М,дидык,,, Корректор С,йекмар

Редактор А,Козориэ

Заказ 1581 Тираж Подписно

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,103