Генератор псевдослучайной последовательности импульсов

Генератор псевдослучайной последовательности импульсов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в системах автоматического контроля и управления в контрольно-измерительной аппаратуре. Цель изобретения - повышение быстродействия и помехоустойчивости генератора псевдослучайной последовательности. Генератор содержит три регистра, четыре группы повторителей с тремя состояниями на выходах, блок управления , два мажоритарных элемента, три сумматора по модулю два, задатчик начального кода, реверсивный счетчик и элемент ЗАПРЕТ, Цель изобретения достигается за счет соответствующего соединения -перечисленных блоков, обеспечивающего потактный контроль состояний регистров и их коррекцию при появлении сбоев, а также исключение ошибок при организации обратных связей в регистрах сдвига, 2 ил„, 2 табЛа СП

CO}03 СОВЕТСНИХ

ШМ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4691136/24 (22) 16.05.89 (46) 23.05.92. Бюл. W 19 (72) Г.l0, Манукян и С. А. Мкртычян (53) 681.3 (088.8) (56) Авторское свидетельство СССР

М 615516, кл. G 06 F. 7/58, 1976.

Авторское свидетельство СССР 1072084, кл. С 06 F. 7/58, 1982. (54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ (57) Изобретение относится к вычислительной технике и может быть использовано в системах автоматическо"

ro контроля и управления в контрольно-измерительной аппаратуре. Цель изобретения - повышение быстродейстИзобретение относится к вычислительной технике и может быть использовано в радиотехнических системах, в системах автоматического контроля и управления и контрольно-измерительной аппаратуре.

Цель изобретения - повышение быстрсщействия и помехоустойчивости гене" ратора псевдослучайной последовательности, На Фиг.1 приведена блок-схема генератора; на фиг.2 - схема блока управления.

Генератор содержит регистры 1-3 сдвига, первую 4, вторую 5, третью 6 группу повторителей с тремя состояниями на выходах, блок 7 управления, первый мажоритарный элемент 8, первый 9, второй 1О, и третий 11 сумма„„SU„„1735846 А 1 рц5 с 06 Р 7/58

2 вия и помехоустойчивости генератора псевдослучайной последовательности.

Генератор содержит три регистра, четыре группы повторителей с тремя состояниями на выходах, блок управления, два мажоритарных элемента, три сумматора по модулю два, задатчик начального кода, реверсивный счетчик и элемент ЗАПРЕТ. Цел ь изобретения достигается за счет соответствующего соединения. перечисленных блоков, обеспечивающего потактный контроль состояний регистров и их коррекцию при появлении сбоев, а также исключеwe ошибок при организации обратных связей в регистрах сдвига, 2 ил., 2 табл. торы по модулю два, второй мажоритарный элемент 12, задатчик 13 начального кода, реверсивный счетчик 14, четвертую группу 15 повторителей с тремя состояниями на выходах, тактовый вход 16 генератора, вход 17 начальной установки генератора, элемент

ЗАПРЕТ 18, выход 19 генератора.

Блок 7 управления содержит элементы ИЛИ-HE 20-22, схемы 23-25 сравнения,.элемент 26 постоянной памяти, первый 27, второй 28, третий 29 и четвертый 30 элементы ИЛИ, триггеры

3.1-34, первый 35, второй 36, третий

37 и четверты" 38 элементы задержки, пятый элемент ИЛИ 39, элемент И 40.

Задатчик 13 начального кода представляет собой две группы переключателей: первая - для Формирования

1735846 двоичной кодовой комбинации, соответствующей числу N 2 -1, а вторая для формирования кода начального состояния регистров 1-3 сдвига. Коли- . чество переключателей в группах определяется числом разрядов используемых регистров сдвига.

k-е и п-е разрядные выходы каждого из регистров 1"3 сдвига соединены .с входами соответствующих сумматоров

9-11 по модулю два, причем число k выбирается из условия получения псевдослучайной последовательности максимальной длины.

В табл.1 приведены для ряда и соответствующие k.

Таблица 1 и k n k n k n

3 2 10 7 18 11 28 25

4 3 11 . 9 20 17 29 27

5 3 12 5. 21 19 31 . 28 б 5 14 5 22 21 33 20

7 4 15 14 23 18

9 5 17 14 25 22

Генератор работает следующим образом .

Перед началом работы задатчик 13 начального кода формирует код начального состояния регистров 1-3 сдвига, а также двоичную кодовую комбинацию, соответствующую числу N = 2 — 1 и (где N — число тактов псевдослучайной последовательности максимальной длины; n — число разрядов каждого из регистров 1-3 сдвига) . Затем.с входа l7 начальной установки генератора на второй одиночный вход блока 7 управления подается сигнал начальной установки, в результате на четвертом выходе блока 7 плявляется сигнал ло" гической "1", по которому осуществляется запись N = 2 -1 в реверсивный счетчик 14, а также отключение состояния высокого импеданса на выходах четвертой группы 15 повторителей. Сигналы логического "0" появляющиеся с пятого, шестого.и седьмого выходов блока 7 (исходное состояние - уровни логической "1") устанавливают соответственно первую. 4, вторую 5 и третью 6 группы повторителей в состояние высокого Ь ь х ° хь) = х;,х ((х; х; я

)x1э, 5 lO

50 импеданса на их выходах. Таким образом, на общей информационной шине имеет место только код начального состояния регистров 1-3 сдвига с выхода четвертой группы 15 повторителей.

Через время задержки t>> (t» определяется быстродействием групп повторителей) на первом, втором и третьем выходах блока" 7 появляются сигналы логической "1", обеспечивающие запись. кода начального состояния во все регистры 1-3 сдвиra. С этого момента генератор готов к формированию псевдослучайной последовательности.

Тактовые импульсы, поступая на вход 16 генератора, подаются на вход (-1) обратного счета реверсивного двоичного счетчика 14, работающего п в режиме вычитания от числа N=2 -1 до О, а также поступают на тактовые входы регистров 1-3 сдвига, что обеспечивает изменение состояния разрядов этих регистров, Кроме того, тактовые импульсы поступают ка первый одиночный вход блока 7 управления.

На входы второго мажоритарного элемента 12, необходимого для исключения ошибки при организации обратной связи, с выходов первого 9, вто- рого 10 и третьего 11 сумматоров по модулю два.поступают сигналы, представляющие собой сумму по модулю два

k-x и и-х разрядов соответствующих регистров 1-3 сдвига. На выходе мажоритарного элемента 12 формируется сигнал обратной связи, поступающий на последовательные информационные входы регистров 1-3 сдвига, обеспечивающий генерацию псевдослучайной последовательности максимальной длины M = 2 -1.

И

Псевдослуча йная последователь ность импульсов снимается с выхода 19 гене- " ратора, являющегося выходом элемента

18, открытого благодаря действию на его входе сигнала с восьмого выхода блока 7 и подключенного другим вхо" дом к выходу мажоритарного элемента

Я, реализующего логическую операцию где х;,х; и x - сигналы, поступающие с i-х разрядов первого

1, второго 2 и третье

35846

1О

40 .4S

5 17

ro 3 регистров сдвига соответственно.

Первый мажоритарный элемент 8 необходим для исключения ошибок при считывании элементов псевдослучайной последовательности.

С приходом на вход обратного счета (-1) реверсивного счетчика 14 последнего (2 1)-го тактового имЯ пульса для данной псевдослучайной последовательности максимальной длины на выходе обратного переноса (» О) этого счетчика появляется сигнал, поступающий на третий одиночный вход блока 7 управления и обеспечивающий запись числа N = 2 -1 в счетчик 14, а также запись кода начального состояния во все регистры

1-3 сдвига, аналогично указанному для установки генератора в исходное состояние.

При выработке псевдослучайной последовательности импульсов, содержимое регистров 1-3 сдвига в любой момент времени перед поступлени" ем на их тактовые входы очередного тактового импульса должно совпадать.

Содержимое регистров 1-3 анализируется в блоке 7. В случае, если регистры 1"3 содержат одну и ту же .информацию, отличную от нулевой, то на первом, втором, третьем, четвертом, восьмом выходах блока управления присутствуют сигналы логического

"0", а на остальных выходах - логической "1".

Если из-за воздействия помехи содержимое регистры 1 стало отличным от содержимого регистров 2 и 3, то на пятом выходе блока 7 появляется сигнал логического "0", устанавливающий группу повторителей 4 в состояние высокого импеданса на выходах.

На общей информационной шине имеет место один и тот же код состояния регистров 2 и 3, который записывается в регистр 1 сигналом логической

"1" с первого выхода блока 7, гоявляющимся через время задержки, .

На восьмом выходе блока 7 имеет место сигнал логической "1", блокирующий выход 19 генератора в течение времени коррекции. Исходное состояние на выходах блока 7 устанавливается через время задержки t >< необходимое для осуществления коррекции.

При отличии содержимого в регистре 2 от содержимого регистров и

3 сигнал логического "0", устанавлива ющий группу 5 повторителей в состояние высокого импеданса на выходах, появляется на шестом выходе блока 7, а сигнал логической ".1" с второго выхода блока 7, появляющийся через время задержки с 1, обеспечивает запись в регистр 2 сдвига код состояния регистров 1 и 3, имеющий место на общей информационной шине.

Аналогично при искажении информации в регистре 3 сигналом с седьмого выхода блока 7 группа 6 повторителей устанавливается в состояние высокого импеданса и происходит запись с общей шины содержимого регистров 1 и 2 в регистр 3 сдвига по сигналу с третьего выхода блока 7 При обнулении любого регистра 1-3 сдвига на соответствующем ему пятом, шестом или седьмом выходе блока 7 появляется сигнал логического "0", устанавливающий соответствующую обнуленному регистру группу 4-6 повторителей в состояние высокого импеданса, а, через время задержки t >< с соответствующего первого, второго либо третьего выхода блока 7 появляется сигнал логической "1", записывающий в обнуленный регистр информацию с необнуленного (исправного) регистра сдвига.

Если из-за воздействия помехи произошло одновременное обнуление во всех трех регистрах 1-3 сдвига либо состояние каждого регистра стало отличным от состояния двух других, то на первом, втором, третьем, четвертом и восьмом выходах блока 7 управления появляются сигналы логической "1", а на остальных выходахлогического "0". Происходит запись в счетчик 14 числа N = 2 -! и запись я в регистры,1-3 сдвига .кода начального состояния, аналогичного случаю на" чальной установки генератора. Точно такие же операции имеют место и в момент окончания периода генерируемой псевдослуча йной последовательнос" ти.

Указанные режимы коррекции тех или иных сбоев обеспечиваются блоком 7 управления, работающим следующим образом.

В исходном состоянии триггеры 3134 находятся в нулевом состоянии.

Если из-за воздействия помехи происходит обнуление любого регистра 1-3 сдвига, то с выходов соответствующих элементов ИЛИ-НЕ 20-22 группы появляются сигналы логической "1", которые, 5846 8

35

Табли ца 2

О О 0 О

0 О о о о о

0 1 О О

1 1

173 проходя через первые входы элементов

ИЛИ 27-29, поступают на входы установки в единичное состояние соответствующих триггеров 32-34 и изменяют их состояние. В результате на инверсных выходах триггеров 32-34 появляются сигналы логического "О", поступающие на соответствующие пятый, шестой, седьмой выходы блока 7. сигналы логической "1" с прямых выходов триггеров 32-34 .поступают через соответствующие идентичные элементы 36-38 за" держки группы на первый, второй, третий выходы блока 7, а также на соответствующие входы пятого элемента

ИЛИ 39 и элемента И 40,.При изменении состояния хотя бы одного из триггеров 32-34 на выходе элемента

ИЛИ 39 появляется сигнал логической

"1", который, поступая на восьмой выход блока 7, обеспечивает блокирование выхода 19 генератора на время проведения коррекции.

Элементы 36-38 задержки группы необходимы для обеспечения установки корректирующей .информации на общей шине перед записью ее в соответствующие регистры 1-3 сдвиге в процессе коррекции. Тактовые импульсы, поступая на первый одиночный вход . блока 7 управления, проходя через элемент 35 задержки на входы установки в нулевое состояние триггеров 31"

34, сбрасывают их в исходное состояние. Время задержки йз элемента 35 должно удовлетворять неравенству

t кс t >z а Тти где tz — время, необходимое для проведения коррекции, определяемое быстродействием элементов; Тти- период тактовых импульсов на входе 16 генератора.

Если регистры 1.-3 сдвига содержат одну и ту же информацию (исправная работа генератора) с выходов схем 23"25 сравнения на адресные

45 входы А1, А, А> элемента 26 посто янной памяти поступает кодовая комбинация 0,0,0; на выходах элемента

26 присутствует при этом. нулевое сос»

SO тояние.

Если из-за воздействия помехи произошло искажение информации в ре гистре 1, то на входах А л, А, А> элемента 26 с выходов соответствующих схем 23-25 сравнения поступает кодовая комбинация 1,1,0. В результате на первом выходе элемента 26 постоянной памяти появляется сигнал логической "1", поступающий через первый вход элемента ИЛИ 27 на вход установки в единичное состояние триггера 32.

В случае искажения информации в регистре 2 сдвига на входах А, А», А> элемента 26 устанавливается кодовая комбинация 1,0,1, обеспечивая тем самым появление сигнала логической "1" на втором выходе элемента

26, переводящего триггер 33 в еди" ничное состояние.

Комбинация 0,1,1 на входах А1, А,А з элемента 26, имеющая место в случае искажения информации в регистре 3, определяет появление сигнала логической "1" с третьего выхода элемента 26, который, проходя .через первый вход соответствующего элемента

ИЛИ 29, переводит триггер 34 в единичное состояние.

Комбинация 1,1,1 с выходов схем

23-25 сравнения имеет место, если из-за воздействия помехи состояние каждого регистра становится отличным от двух других. При этом на всех выходах элемента 26 появляются сиг- налы логической "1", переключающие триггеры 32-34 в единичное состояние.

Появление на входах элементов 26 комбинаций 1,0,0; О, 1,0 и 0,0,1 исключается логикой работы устройства.

В табл,2 приведена таблица програм- мирования элемента 26 постоянной na- ( мяти.

О О О 0 0 о а 1 о О О

1 0 1 О

О 1 I . О 0

Сигналом логической "1" с выхода первого элемента ИЛИ 30, поступающим на вход установки в единичное состояние триггера 31 и одновременно через третьи входы элементов ЦЛИ 27-29

9 17 группы на одноименные входы триггеров

3?-34, осуществляется установка их в единичное состояние. Сигнал на выходе первого элемента ИЛИ 30 появляется при поступлении на его соответствующие входы сигналов логической

"1" с второго или третьего входов блока 7, а также с выхода элемента

И 40 при нахождении всех триггеров

32-34 в единичном состоянии.

У846

5 I0

50 онными входами первого, второго и треть: его регистров сдвига, i-e разрядные вы55

Формула изобретения

Генератор псевдослучайной последовательности импульсов, содержащий первый мажоритарный элемент, элемент

ЗАПРЕТ, первый, второй и третий регистры сдвига, выходы i=x (i = l,п; и — число разрядов регистра сдвига) разрядов которых соединены с входами первого мажоритарного элемента, вы-. ход которого соединен с прямым входом элемента ЗАПРЕТ, выход которого является выходом генератора, о тл и ч а ю шийся тем, что, с целью повышения быстродействия. и помехоустойчивости генератора, в него дополнительно введены первая, вторая третья и четвертая группы повторителей с тремя состояниями на выходах, задатчик начального кода, реверсивный счетчик; первый, второй и третий сумматоры по модулю два, второй мажоритарный элемент и блок управления, содержащий три элемента ИЛИ-НЕ, три схемы сравнения, элемент постоянной памяти, четыре элемента задержки, пять элементов ИЛИ, четыре триггера и элемент И, причем разрядные выходы первого регистра сдвига соединены с входами первого элемента

ИЛИ-НЕ и первыми группами входов первой и второй схем сравнения, разрядные выходы второго регистра сдвига соединены с входами второго элемента

ИЛИ-НЕ, второй группой входов первой и первой группой входов третьей схемы сравнения, разрядные выходы третьего регистра сдвига соединены с входами третьего элемента ИЛИ-НЕ и вторыми группами входов второй и третьil il ей схем сравнения, выходы Равно первой, второй и третьеи схем сравнения соединены с адресными входами элемента постоянной памяти, первый, второй и третий разрядные выходы которого соединены соответственно с первыми входами первого, второго и третьего элементов ИЛИ, вторые входы которых соединены соответственно с выходами первого, второго и третьего элементов

ИЛИ-НЕ, а третьи входы первого, второго и третьего элементов ИЛИ соединены с выходом четвертого элемента

ИЛИ и с входом установки в "1" первого триггера, выходы первого, второго и третьего элементов ИЛИ соединены с входами установки в "1" соответственно второго, третьего и четвертого триггеров, входы установки в "0" которых соединены с выходом первого элемента задержки и с входом установки в "0" первого триггера, прямой выход второго триггера соединен с входом второго элемента задержки, первым входом пятого элемента ИЛИ и первым входом элемента И, прямой выход третьего триггера соединен с входом третьего элемента задержки, вторым входом пятого элемента ИЛИ и вторым входом элемента И, прямой выход четвертого триггера соединен с входом четвертого элемента задержки, с третьим входом пятого элемента

ИЛИ и третьим входом элемента И, выход которого соединен с первым входом четвертого элемента ИЛИ, выходы второго, третьего и четвертого элементов задержки соединены с входами управления записью соответственно первого, второго и третьего регистров сдвига, инверсные выходы второго, третьего и четвертого триггеров соединены с управляющими входами повторителей с тремя состояниями на выходах соответственно первой, второй и третьей групп, прямой выход первого триггера соединен с управляющими входами повторителей с тремя состояниями на выходах четвертой группы и с входом разрешения параллельной загрузки реверсивного счетчика, i-e разрядные выходы (i=1,n) повторителей с тремя состояниями на выходах всех четырех групп соединены через мо,,таежное ИЛИ с i-ми информаци. ходы первого, второго и третьего регистров сдвига соединены с 1-ми инФормационными входами повторителей с тремя состояниями на выходах соответственно первой, второй, третьей групп k-e разрядные выходы (k =

= 2, и-1) первого, второго и третье, .го регистров соединены с первыми вхо о

Составитель Г. Филаретов

ТехРед II, ()лийнык Корректор Л. Пилипенко ) Редактор И, Иулла

Ю

Заказ 1816 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035,. Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.ужгород, ул. Гагарина,101

1735846

12 дами соответственно первого, второ- вым входом генератора, вход начальго и третьего сумматоров по модулю ной установки которого соединен с два, вторые входы которых соединены вторым входом четвертого элемента с и-ми разрядными выходами первого, .ИЛИ, третий вход которого соединен второго и третьего регистров, а вы- с выходом обратного переноса реверходы - с первым, вторым и третьим сивного счетчика, информационные входами второго мажоритарного элемен- входы которого соединены с первой та, выход которого соединен с после- группой выходов задатчика начальнодовательными информационными входами О го кода вторая группа выходо

1 я уппа выходов. котопервого, второго и третьего регист- рого соединена с входами повторитеров, вход обратного счета реверсив- лей с тремя состояниями на выходах нрго счетчика соединен с тактовыми четвертой группы, выход пятого элевходами первого, второго и третьего мента ИЛИ соединен с инверсным вхорегистров сдвига, с входом первого

P 15 дом элемента ЗЯПРЕТ элемента задержки и является такто