Устройство для контроля параметров

Устройство для контроля параметров

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для измерения фазового сдвига между двумя сигналами и периода входного сигнала. Целью изобретения является повышение полноты контроля . Устройство содержит блоки 1,2 приема сигнала, блоки 3, измерения,

СВОЗ СОВЕТСНИХ

ФЗ IM

РЕСГ1УБЛИН (51)5 Г 06 F 15 /46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР . (21) 4735231/24 (22) 05.09.89 (46) 23.05.92. Бюл. l" 19 (72) В.Е. Николаенко, С.А. Якимов и Н.Н, Новиков (53) 621.396 (088.8) (56) Авторское свидетельство СССР

8 141519Р, л. G 01 R гусе, 1987, Авторское свидетельство СССР . 1325487, . С 06 р 11/26» 1985

„„5U„„1735871 A 1

2 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАМЕТ- .

РОВ . (57) Изобретение относится к вычислительной технике и может быть использовано для измерения Фазового < сдвига между двумя сигналами и периода входного сигнала. Целью изобретения является повышение полноты контроля. Устройство содержит блоки 1,2 приема сигнала, блоки 3,4 измерения, 1

1735871

1О блок 5 Формирования опорных частот, блок б управления, блок 7 контроля. устройство может работать в режимах . "Фаза 1", "Фаза 2" и "Период". Поставленная цель досгигается за счет контроля отношения значения опорной частоты к ее допустимому значению.

При работе в режиме "Фаза 1" устройство переходит на программу измерения

Изобретение относится к вычисли15 тельной технике и может быть использо-. вано в контрольно-измерительной технике для измерения Фазового сдвига между двумя сигналами и периода входного сигнала.

Известно устройство. содержащее

Формирователь, входы которого подклю« чены к входным шинам устройства, а выход - к входу блока управления и первому входу первого элемента И, вы25 ход которого подключен к счетному входу первого счетчика импульсов и первому входу второго элемента И, второй вход которого подключен к выходу первой схемы сравнения кодов, а вы- ЗО ход - к счетному входу второго счетчика импульсов, первый. выход которого подключен- к регистрируемому устройству, а вторые входы " к первым входам перво" схемы сравнения кодов, вторые входы которой подключены к выходам первого счетчика импульсов, вход "Сброс" которого объединен с первым входом третьего элемента И и подключен к первому выходу блока О управления, второй выход которого подключен к первому входу триггера, второй вход которого подключен к вы" ходу, второй схемы сравнения кодов, первые входы которой пбдключены к выходам первого счетчика импульсов и входам "Перезапись" регистра, а вторые входы - к первым выходам регист" ра, второй вход "Перенос" которого подключен к выходу третьего элемента щ

И,"второй вход которого соединен с выходом триггера, последовательно соединенные инвертор и четвертый эле" мент И, последовательно соединенные фазовый детектор, Фильтр нижних частот и перестраиваемый генератор, а также третий счетчик импульсов, выход которого подключен к первому входу Фа" зового детектора, и вход инвертора, сдвига, обеспечивающего минимум вре" мени на определение величины Фазового сдвига. При задании режима "фаза 2" или "Период" устройство перехо дит на программу измерения периода входного сигнала t, а при реализации режима "фаза 2" также производится измерение фазового сдвига t

3 з,n ° Ф-лы, 15 ил.. второй вход Фазового детектора соединен с входом, шиной устройства и с вторым входом четвертого элемента И, третий вход которого соединен с входом третьего счетчика импульсов, второй вход первого элемента И - с выходом перестраиваемого генератора, при этом выход четвертого элемента

И подключен к входу "Сброс" второго счетчика импульсов и регистра.

Иедостатком устройства является низкая полнота его контроля, Известно также устройство для измерения времейных интервалов с само° контролем, содержащее генератор им.пульсов эталонной частоты, первый и второй блоки сравнения, счетчик импульсов, первый и второй элементы И, коммутатор, три .коммутационных блока, дешифратор, реверсивный счетчик импульсов, четыре триггера, три элемента КЕ, тринадцать элементов И.и блок задержки, причем коммутатор подключен первым информационным входом к первому информационному входу устройства и к первому входу первого блока сравнения, вторым информационным входомк второму информационному входу устройства, а выходом - к первому входу второго .блока сравнения, соединенного вторым входом с выходом источника опорного напряжения и с вторым входом1 первого блока сравнения, подключенного выходом к первому входу элемента

И, связанного выходом с первым входом второго элемента И, подключенного выходом к счетному входу счетчика импульсов, первый вход блока задержки подключен к выходу второго блока сравнения, первым выходом через первый элемент HE - к второму входу первого элемента И, а группами вторых входов и выходов " соответственно к первым группам информационных выходов и входов первого коммутационного

1735871 блока, соединенного группой вторых информационных входов-выходов с шиной данных устройства, а первым и вторым управляющими входами - с выходами соответственно третьего и четвертого элементов И, подключенных первыми входами к шине управления устройства, а вторыми входами -. к первому выходу дешифратора, связанного с шиной адреса устройства, втоРым входом - с первыми входами пятого и шестого элементов И, а третьим выходом - с первыми входами седьмого и восьмого элементов И, подключенных вторыми входами к вторым входам соответственно пятого и шестого элементов И и к шине управления устройства, а выходами соответственно - к первому и к второму управляющим входам второго коммутационного блока, соединенного группами первых информационных входов и выходов соответственно с разрядными выходами и с установочными входами, реверсивного счетчика импульсов, а группой вторых информационных входов-выходов - с шиной данных устройства, подключенной к группе первых информационных входоввыходов третьего коммутационного блока, соединенного первым и вторым управляющими входами с выходами соот-. ветственно шестого и пятого элементов И, а группами вторых информационных входов-выходов - соответственно с разрядными выходами и установоч" ными входами счетчика импульсов, подключенного выходом переполнения к первым входам девятого элемента И и десятого элемента И, соединенного выходом со счетным входом первого триггера, а вторым входом - с входом прямого счета реверсивного счетчика импульсов, с прямым выходом второго < триггера и с первым входом одиннадцатого элемента И, пбдключенного вторым входом к инверсному выходу третьего триггера, третьим входом - к выходу первого элемента И, к первому входу двенадцатого элемента И и к первому входу тринадцатого элемента И, а выходом через второй элемент HEвторому входу двенадцатого элемента

И и непосредственно к счетном входу третьего триггера, связанного нулевым входом с нулевыми входами первого, второго и четвертого триггеров и с входом "Сброс" устройства, а прямым выходом - с управляющим входом коммутатора, с первым входом четырнадцатого элемента И и с вторым входом тринадцатого элемента И, годключен-! ного выходом к единичному входу чет5 вертого триггера а третьим входом к инверсному выходу четвертого триггера и к второму входу четырнадцатого элемента И, соединенного выходом через третий элемент НЕ с первым вхо0 дом пятнадцатого элемента И, подключенного вторым входом к выходу генеРатора импульсов эталонной частоты, третьим входом - к второму входу второго элемента И и к инверсному выходу первого триггера, четвертым входомк третьему входу второго элемента И и к входу "Пуск" устройства,-пятым входом - к выходу двенадцатого элемента

И,,а выходом - к счетному входу ре0 версивного счетчика импульсов, связанного входом обратного счета с инверсным выходом второго и с вторым входом девятого элемента И, подклю-. ченного выходом.к счетному входу вто25 Рого триггера.

Недостатком известного устройства является низкая полнота контроля, обусловленная тем, что из-за отклонений значений опорной частоты не обес30 печивается требуемая точность измерения, причем неисправности, возникающие в устройстве, в реальном масштабе времени не обнаруживаются.

Цель изобретения - повышение полноты контроля.

35 Поставленная цель достигается тем, что устройство для контроля параметров, содержащее первый блок приема сигнала, первый блок измерения, блок Формирования частоты, блок уп40 равления, адресный выход которого со" единен с адресными входами первого блока приема. сигнала, первого бло" ка измерения и блока формирования опорных частот, выход управления

45 записью/чтением - с входом управления записью/чтением первого блока приема сигнала, первого блока измере" ния, блока формирования опорных частот, информационный выход - с команд-..

Я ными входами первого блока приема сигнала, первого блока измерения, блока Формирования опорных частот, ин"

Формационный вход - с информационны" ми выходами первого блока приема сиг" у нала, первого блока измерения, блока

Формирования опорных частот, первый .и второй информационные входы перво»

ro блока приема сигнала являются соответственно первым и вторым информационными входами устройства, предназначенными для подключения к выходам обьекта контроля, содержит блок приема сигнала, второй блок измерения и блок контроля, первый вход момента перехода контролируемого сигнала через ноль которого подключен к второму выходу момента перехода контролируемого сигнала через ноль первого блока приема, второй вход момента пере-. хода контролируемого сигнала epe3l ноль - к первому выходу момента времени перехода контролируемого сигнала через ноль первого блока приема сигнала, третий вход момента перехода контролируемого сигнала через ноль — к второму выходу момента перехода контролируемого сигнала через ноль второго блока приема сигнала, четвертый вход момента перехода контролируемого сигнала через нольк первому выходу момента перехода контролируемого сигнала через ноль второго блока приема сигнала, первый вход запуска — к выходу начала измерения второго блока измерения, первый вход длительности интервала измерения " к выходу длительности интервала измерения второго блока измерения, второй вход запуска - к выходу начала измерения первого блока измерения, второй вход длительнос" ти интервала измерения - к выходу длительности интервала измерения первого блока измерения, выход наличия неисправности - к входу блокировки первого и второго блоков измерения, первый выход момента перехода контролируемого сигнала через ноль и выход сигнала окончания измерения первого блока приема сигналов соединены соответственно с выходом запуска и с входом сброса первого блока измерения, вход стробирования - с вторым выходом момента времени перехода контролируемого сигнала через ноль второго блока приема сигнала, первый и второй информационные входы которого являются соответственно третьим и четвертым информационными входами устройства, первый выход момента временй перехода контролируемого сигнала через ноль. и выход сигнала окончания преобразования - входом за-i пуска и входом сброса второго блока измерения, входы опорной частоты пераого и, второго блоков измерения соответственно соединены с первым и вторым выходами блока формирования час1735871

Ц тот, адресный выход блока управления подключен к адресным входам второго блока приема сигнала, второго блока измерения, блока контроля, выход управления записью/чтениемк входам управления записью/чтением второго блока приема сигнала, блока контроля, информационный выход " к о командным входам второго блока приема. сигнала, второго блока измерения, блока контроля, информационный входк информационным выходам второго блока приема сигнала, второго блока измерения, блока контРоля.

С этой целью блок контроля содержит первый, второй, третий триггеры, элемент ИЛИ, с первого по девятый элементы И, сумматор по модулю два, 20 первый и второй элементы сравнения, элемент НЕ, причем первый и второй входы момента перехода контролируемого сигнала через ноль блока соединены с первым и вторым входами элемента

Zg сравнения, третий и четвертый входы момента перехода контролируемого сигнала через ноль блока соединены с первым и вторым входами второго элемента сравнения, выход второго элемента сравнения подключен к второму входу пятого элемента И, первый вход которого соединен с выходом первого элемента сравнения, выход которого соединен с вторым входом восьмого элемента И и через элемент НЕ с вхо35 дом третьего триггера, выход которо" го подключен к первому входу девятого элемента И, второй вход которого соединен с адресным входом блока, третий вход - с управляющим входом

4> блока, адресный вход блока соединен с первыми входами первого, второго, третьего и четвертого элементов И, командный вход блока " с вторым входом первого элемента И, управляющий

45 вход блока - с третьим входом первого элемента И, с вторым входом второго, третьего и четвертого элементов

И, выход которого подключен к входу сброса второго и третьего триггеров, Я выход первого элемента И соединен с входом установки первого триггера, вход сброса которого подключен к выходу второго элемента И, прямой вы; ход - к третьему входу шестого

Я элемента И и к управляющему входу третьего элемента сравнения, инверсный выход - к третьему входу седьмого элемента И и к управляющему входу второго элемента сравнения, первый и

173507 второй входы длительности интервала

I, измерения блока соединены соответственно с первым и вторым входами сумматора по модулю два, выход которого подключен к второму входу шестого и седьмого элементов И, первый вход которого соединен с вторым входом запуска блока, а выход - с вторым входом первого элемента ИЛИ, первый вход которого подключен к выходу шестого элемента И, первый вход которого соединен с первым входом запуска блока, четвертый вход - с вторым входом запуска блока, выход первого элемента ИЛИ подключен к входу установки второго триггера, инверсный . выход которого соединен с первым входом восьмого элемента И и с третьим входом четвертого элемента И, выход восьмого элемента И соединен с выходом наличия неисправности блока.

Каждый из блоков приема сигналов, содержит. узел преобразования синусоидального сигнала в прямоугольный, узел выделения переднего фронта, .регистр, с первого по восьмой элементы li, первый и второй элементы ИЛИ, первый и второй триггеры, масштабный преобраз6ватель, блок элемента И, причем первый и второй информационЗО. ные блоки соединены с первым и вторым входами узла преобразования синусоидального сигнала в прямоугольный; выход которого соединен с входом узла выделения переднего фронта, выход которого соединен с вторым выхо-. дом третьего момента перехода контролируемого сигнала через ноль блока, с первыми входами третьего и пятого элементов И, вход стробирования бло- 49 ка через масштабный элемент соединен с первым входом второго и четвертого элементов И, выходы второго и треть" его элементов И соединены соответственно с первым и вторым входами вто- i5 рого элемента ИЛИ, выход которого соединен с первым выходом момента времени перехода контролируемого сигнала через ноль блока И и с входом установки первого триггера, прямой 5Q выход которого соединен с третьим входом седьмого элемента И, выходы четвертого и пятого элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ, . 55 выход которого соединен с выходом сигнала окончания измерения блока и с входом установки второго триггера, прямой выход которого подключен к

10 тре1ьему входу шестого элемента И, первый вход первого элемента И соединен с адресным входом блока, второй вход - с управляющим входом блока, а выход - с входом сброса перво" го и второго триггеров, адресный вход блока соединен с первым входом шестого, седьмого и восьмого элементов И, с вторыми входами блока элементов И, управляющий вход блока - с RTopblM входом шестого, седьмого и восьмого элементов И и .с первыми входами блока элементов И, выходы которого и выходы шестого и седьмого элементов И образуют информационный выход блока, выход восьмого элемента 1 . соединен с синхровходом регистра, информационные входы которого являются командным. входом блока, а выходы соединены . с вторыми входами второго, третьего, четвертого, пятого элементов И, и с третьими входами блока элементов И.

Блок измерения содержит первый и второй триггер, элемент ИЛИ, с первого по шестой элементы И, первый и второй счетчики импульсов, первую и вторую группы элементов И,.причем адресный вход блока соединен с первыми входами пятого элемента И, первой группы элементов И, шестого элемента

И, второй группы элементов И и с вторыми входами третьего и четвертого элементов И, вход управления записью/чтением блока - с вторыми входами пятого, шестого, элементов И, первой, второй группы элементов И и с третьим входом третьего и четвертого элементов И, командный вход блокас информационными входами первого и второго счетчика импульсов и с четвертым входом третьего элемента И, информационный выход блока образуют выходы первой и второй групп элементов И и выход третьего элемента И, вход блокировки блока соединен с четвертым входом третьего элемента И и с первым входом четвертого элемента И, выход которого подключен к первому входу первого элемента И и с входом сброса второго триггера, прямой выход которого соединен с вторым входом первого элемента ИЛИ и G пер" вым входом третьего элемента И, а инверсный выход - с первым входом первого элемента И, выход которого подключен к счетному входу первого счетчика импульсов, вход разрешения которого соединен с выходом пятого элемента И, информационные вйходы11

1 с третьей группой входов первой группы элементов И, а выход переполнения - с входом установки второго ; триггера, вход запуска блока соединен с входом установки первого триггера, с вторым входом первого элемента И, вход сброса блока - с входом сбро- са первого триггера, вход установки которого подключен к выходу первого элемента ИЛИ, а выход соединен с вторым входом второго элемента И и с выходом начала измерения блока, вход опорной частоты блока - с первым входом второго элемента И, выход которого соединен со счетным входом второго счетчика импульсов и с выхо-. дом длительности интервала измерения блока, выходы второго счетчика импульсов соединены с третьей группой входов второй группы элементов

И, вход разрешения счета второго счет чика - с выходом шестого элемента И.

На Фиг.1 приведена структур а схема устройства; на фиг.2 — схема блока измерения,: на фиг. 3 - схема блока упра вления; на Фиг . 4 - схема блока приема сигнала; на фиг.5 - временные диаграммы работы устройства в режиме "фаза 1"; на Фиг.6 - схема блока контроля; на фиг.7 - временные диаграммы работы устройства в режиме "Фаза 2" и "Период" в части измерения ; на Фиг.8-15 алгоритмы работы устройст ва .

Устройство (Фиг.1) содержит первый блок 1 приема сигнала, второй блок 2 приема сигнала, первый блок

3 измерения, второй блок 4 измерения, блок 5 Формирования опорных частот, блок 6 управления, блок 7 контроля, входы 8-11 устройства, выход 12 управления записью/чтением, информационный выход 13, информационный вход

14, адресный выход 15.

Блок 3 измерения (Фиг.2) содержит первый триггер 16, элемент ИЛИ 17, первый элемент И 18, второй элемент

И 19, первый счетчик 20-импульсов, второй триггер 21, второй счетчик 22 импульсов, третий элемент И 23, четвертый элемент И 24, пятый элемент

И 25, шестой элемент И 26, первую группу элементов И 27, вторую группу . элементов И 28.

Блок 6 управления (фиг.3) содержит блок 29 постоянной памяти, процессор 30, блок 31 оперативной памяти, первый дешифратор 32, первый ре12

735871

40 Узел 42 обеспечивает прием входного сигнала, сравнение входного!

Узел 43 обеспечивает . согласова. we по напряжению уровней сигнала аналоговой и цифровой частей устройст ) ,ва, формирование стробы по переднему

Фронту сигнала.(СПФ).

t5

20 гистр 33, панель 34 индикации, па нель 35 управления, седьмой элемент

И 36, восьмой элемент И 37, девятый элемент И 38, первый переключатель

39, второй переключатель 40, третий переключатель 41, Блок 1 приема сигнала (Фиг.4) содержит узел 42 преобразования синусоидального сигнала в прямоугольный, узел 43 выделения переднего фронта, регистр 44, первый элемент И -t5, второй элемент И 46, третий элемент

И 47, четвертый элемент И 48, пятый элемент И 49, первый триггер 50, первый элемент ИЛИ 51, второй элемент

ИЛИ 52, второй триггер 53, шестой элемент И .54, седьмой элемент И 55, масштабный элемент 56, восьмой элемент И 57, блок элементов И 58.

На Фиг.5 представлена временная диаграмма формирования сигналов в контрольных точках устройства во время его Функционирования в режиме

"Фаза 1".

Блок 7 контроля (Фиг.6) содержит первый элемент И 59, второй элемент

И 60, сумматор 61 по модулю два, первый триггер 62, первый элемент 63 срав" нения, второй элемент 64 сравнения, третий элемент И 65, четвертый элемент

И 66, пятый элемент И 67, шестой элемент- И 68, седьмой элемент И 69, пер" вый элемент ИЛИ 70, элемент НЕ 71, второй триггер 72, третий триггер 73,восьмой элемент И 74, девятый элемент И 75.

В блоке 1(2) приема сигнала (фиг.4) элементы обеспечивают выполнение следующих функций. сигнала с общим питанием устройства и формирование прямоугольных импульсов с периодом повторения, длитель-. ностью импульса и длительностью паузы соответствующих входному сигналу на нулевом уровне измерения.

Узел контроля, состоящий из триггеров 50,53, а также элементов И 54, 55 и 45, обеспечивает контроль выдачи стробов С и С .

Коммутатор стробов, состоящий из элементов g 46-49, ИЛИ 51, 52, 14!

3 173 обеспечивает подключение стробов сигналов с входов 1 и 2 блока на выход

С .или С, Регистр 44 обеспечивает запоминание управляющих сигналов с блока управления.

В блоках 3 и 4 измерения (фиг.2) их элементы обеспечивают выполнение следующих функций: формирование временного интервала, определяемого последовательностью стробов, поступающих на вход S или R триггера 50 (фиг,4); подсчет количества стробов, соответствующих количеству периодов входного сигнала, за который осуществляется измерение контролируемого параметра; подсчет количества импульсов опорной частоты приходящей на счетчик

22 импульсов, за Формируемый временной интервал.

Алгоритм работы устройства приведен на фиг.8-10.

Устройство работает следующим образом.

При включении питания осуществля.ется пуск процессора 30 и начинается исполнение программы, прошитой в блоке 29 устройства.

Согласно программе измерения процессор 30 считывает режим измерения, заданный на панели 35 управления.

При включении переключателя 41, т.е. при задании режима измерения "Фаза Р, процессор 30 сразу переходит на программу измерения фазового сдвига, обеспечивающего минимум времени на определение величины фазового сдвига.

Затем процессор 30 настраивает коммутатор стробов блока 1 на коммутацию сигнала с выхода 6 (СПФ1) на выход С, а с входа 5 (СПФ2) на выход С, что обеспечивает измерение времени фазового сдвига t+ блоком 3.

Коммутатор стробов блока 2 настраивается процессором 30 на коммутацию сигнала СПФ2 (вход 5). на выход С, что обеспечивает измерение периода сигнала tт, присутствующего на входе

2 устройства.

Настройка процессором 30 коммутатора стробов блоков 1, 2 производится путем записи требуемого кода в регистры 44 блока 1. После настройки коммутатора стробов начинается процесс измерения сигнала в требуемом режиме.

В блоке 3 по приходу строба С (на вход 7) происходит переброс триггера 16 и на его прямом выходе появляется высокий уровень сигнала, который поступает на второй вход элемента И 19 и разрешает прохождение опорной частоты, присутствующей на пер- вом входе элемента И 12, на вход счетчика 22 импульсов.

Счетчиком 22 импульсов производится подсчет импульсов опорной частоты.

Кроме того, строб С1 поступает на счетчик 20 через элемент И 18. Он подсчитывает количество стробов С., соответствующих количеству периодов измеряемого сигнала. При появлении строба г< (на входе 8) триггер 16 перебрасывается и на его прямом выходе появляется низкий уровень сигнала, поступающий на второй вход элеМинимальное время измерения обеспечивается за счет организации параллельного измерения фазового сдвига блоком 3 и периода входного сигнала блоком 4.

Временная диаграмма работы устройства в режиме "Фаза 1" приведена на

Фиг.5. е

Работа устройст ва осущест вляется следующим образом.

Процессор 30 устанавливает в исходное состояние устройство и записывает в дополнительном коде количество периодов,за которое необходимо измерить временной интервал путем записи соответствующего кода в счетчик

20 импульсов блоков 3 и 4, и подготавливает к работе блок 5 Формирования опорных частот.

40, мента И 19, Он запрещает прохождение опорной частоты на счетчик 22 импульсов.

По прохождении требуемого количества периодов входного сигнала счетчик

20 импульсов блока 3 выдает импульс переполнения. Он поступает на S-вход триггера 21. Триггер 21 перебрасывается в единичное состояние. Сигнал, снимаемый с его прямого выхода, в

50 .этом случае поступает на установочный вход Е триггера 16 и на первый вход элемента И 23. Сигнал, снимаемый с инверсного выхода триггера 21, запрещает дальнейшее поступление стробов С (вход 7) на счетчик 20 им-. пульсов..Триггер 16 устанавливается в исходное состояние, прекращается прохождение опорной частоты на вход счетчика 22 импульсов. На этом про1735871 цесс измерения t< блоком 3 заканчивается, Параллельно блоком 4 осуществляется измерение периода входного сигнала следующим образом.

Строб С< с блока 2 поступает на вход S триггера 16 и на вход элемента И 18. Сигнал, снимаемый с прямого выхода триггера 16, поступает на второй вход элемента И 19. Начинается прохождение импульсов в счетчик 22 . импульсов для их подсчета. Одновременно через элемент И 18,строб С поступает на счетчик 20 импульсов. дн обеспечивает подсчет количества стробов С, соответствующих количеству периодов измеряемого си нала, При прохождении требуемого количества периода входного сигнала счетчик 20 импульсов блока 4 выдает импульс переполнения, поступающий на вход S триггера 21. Сигнал, снимаемый с его прямого выхода, поступает на вход R триггера 16 и на вход элемента И 23. Сигнал, снимаемый с ин.версного выхода триггера 21, закрывает элемент И 18 и запрещает прохождение стробов С на вход счетчика 20. На этом процесс измерения периода" заканчивается.

Одновременно процессор 30 считывает единичное состояние триггера

21 в блоки 3 и 4. Считанный сигнал, является признаком "конца измерения." в устройстве. После этого процессор

30 осуществляет считывание состояния счетчика 22 импульсов в блоке 3.

В нем хранится измеренное значение

t . В счетчике 22 блока 4 хранится измеренное значение t ., После этого процессор 30 вычисляет значение величины фазового сдвига g по Формуле о= K --, ср йт где К - коэффициент пропорциональности.

Полученное значение процессор 30 выдает на панель 34 индикации.

На этом измерение в режиме "Фаза 1" заканчивается, и процессор 30 по программе. переходит вновь к опре" делению заданного режима измерения.

При задании режима измерения "Фа" за 2" либо "Период" устройство пере-, .ходит на выполнение программы изме-. рения периода входного сигнала t а при реализации режима "фаза 2" также

40. левого состояния триггера 50, 53 узла контроля в блоках 1 и 2, а также триггеров в блоке 5.

При отсутствии исходного состояния триггеров процессор 30 прекращает процесс измерения и переходит к программе локализации неисправности устройства.

Локализация неисправности производится процессором 30 путем анализа щ состояния триггеров 50, 53 блоков 1 и ? и триггеров блока 5 Отсутствие исходного состоянния тгиггеров 50 или 53 блока 1.свидетельствует о том, что на выход С или Су выходят стробы из-за неисправности коммутатора

:стробов или неисправности самих триг-" геров 50 или 53 блока 1. Процессор

30 выдает сообщение о неисправности блока 1 на панель 34 индикации.

l0 !

35 производится измерение фазового сдвига t, Причем измерение т, а затем и осуществляется устройством параллельно s блоках 3 и 4.

Временная диаграмма измерения периода входного сигнала t и Фазового времени t в режиме "Фаза 2" и "Период приведена на фиг.7. (p

Работа устройства в режимах "Период" и "Фаза 2" осуществляется следующим образом.

Процессор 30 проводит проверкуисправности схемы операционных усилителей путем выполнения всех используемых в программе команд процессора; записи и считывания специальных кодов во все ячейки блока 32 оперативной памяти; подсчета контрольной схемы программы, прошитой в блоке 29 по фиксированному адресу; записи и считывания специальных кодов в абоненты устройства.

Лля этого процессор 30 приводит в исходное состояние абоненты устройства; в блоках 1 и 2 устанавливает в исходное состояние триггеры 50 и

53; в блоках 3 и 4 триггеры 16, 21, счетчик 22 импульсов путем записи ну" левого кода в счетчик 20 импульсов записывает дополнительный код количества измеряемых периодов; в блоке

5 путем записи нулевого кода.

После этого процессор 30 контролирует отсутствие прохождения в блоки

3 и 4 стробов С< и С с блоков 1 и 2 и gftgpH.„(ñ выхода 10) и Гопори 2 4 выхода 11) блока 5. Контроль осущест" вляется путем считывания исходного ну17

1735871

Отсутствие исходного состояния триггеров 50, 53 блока 2 свидетельствует о том, что на выход С(или С выходят стробы из-за неисправности коммутатора стробов или неисправност триггеров 50 или 53 блока 2. Процессор 30 выдает сообщение о неисправности блока 2 на панель 34 индикации.

Об отсутствии исходного состояния триггеров в блоке 5 свидетельствует наличие опорной частоты на его выходах.

Алгоритм поиска неисправностей приведен на фиг.11.

При наличии исходного (нулевого) состояния триггеров процессор 30 продолжает реализацию программы измерения, подключая опорную частоту с блока 5 к блоку 3 и 4, После этого процессор 30 осуществляет выдачу строба СПФ1 с блока 1 на выход С1 и строба СПФ2 с блока 2 на

Выход С(Затем процессор 30 проверяет прохождение стробов с блоков 1 и 2, а также опорной частоты с выходов 10 и 11 блока 5 в блоки 3 и 4. Проверка осуществляется путем смачивания единичного состояния с триггеров 50 блоков 1, 2 и триггеров блока 5 и нулевого состояния с триггеров 53 блоков

1,2. При отсутствии указанного состояния процессор 30 прекращает процесс измерения и переходит на программу локализации неисправности, Локализация неисправности осуществляет". ся процессором 30 путем анализа состояния триггеров 50, 53 блоков 1, 2 и триггеров блока 5. Отсутствие требуемого состояния трип еров 50 (единичное состояние), 53 (нулевое состояние) блока 1 свидетельствует о том, что на выходе Г(и С выдаются (не выдаются) требуемые в режиме измерения периода стробы передних фронтов (ГПФ) сигналов из-за неисправности блока 1 или неисправности самих триг- геров 50 или 53 блока 1. Процессор

30 выдает сообщение о. неисправности блока 1 на панель 34 индикации, Отсутствие требуемого состояник тригге-. ров 50 (единичное состояние), 53 (нулевое состояние) блока 2 свидетельствует о таких же неисправностях, как описано в блоке 2. О наличии неисправности в блоке 5 будет свидетелбствовать отсутствие наличия опорной частоты на одном из его выходов.

/tT(- tT,lÓ (1) Алгоритм пои с ка неиспра внос тей в устройстве представлен на фиг.12.

При наличии указанного состояния процессор 30 продолжает выполнение прог.

I раммы измерения времени периода входных сигналов. Процесс измерения времени периода блоками 3, 4 аналогичен измерению времени периода сигнала

1ð блоком 4 в режиме "Фаза 1".

Затем процессор 30 осуществляет повторное измерение времени периода в блоках 3 и 4 аналогично описанному и производит сравнение значений полу-! I

15 чейных результатов ст(и

Равенство значений t u t

I г, ( свидетельствует о том, что относительная нестабильност ь опорной частоты одного блока 5 ушла за допус ка емые

20 пределы из-за его неисправности.

В случае повторного неравенства значений t и t процессор 30 оргат низует измерение времени периода t одновременно двумя блоками 3 и 4 с

2д целью нахождения неисправностей в блоках 3. и 4 или 1 и 2.

Отключение СПФ2 от выхода С(блока 2 осуществляется путем подачи. сигнала низкого уровня на второй вход элемента 47 и подачей сигнала высокого уровня на второй вход элемента

И 46 путем записи процессором 30 соответствующего кода в регистр 44 блока 1.

Затем процессор 30 осуществляет

35 в третий раз измерение временного периода с-г, одновременно в блоках 3 и аналогично описанному и проводят сравнение значений полученных результатов.

Одновременно процессор 30 осуществляет считывание состояния сигнала

"Конец измерения" с блоков 3 и 4 через элемент И 23. При отсутствии от одной из схем сигнала "Конец измере45 ния" процессор 30 прекрац|ает процесс измерения и локализует неисправный блок 3 и 4 в зависимости от того, от какого блока не поступил сигнал.

При наличии сигналов "Конец изме50 рений".с блоков 3 и 4 процессор 30 производит считывание результатов измерения со счетчиков 22 блока 3 ст( и блока t и записывает их в блок

31. у Затем процессор 30 сравнивает их значения по формуле (т + "т ) + — (2) После этого процессор 30 анализирует режим измерения, заданный пере19

17 где о - максимально допустимое значение величины отно сительной погрешности опорной частоты генера торов s блоке 5; с(- величина кванта опорной частоты; время периода, измерент, т ное устройством.

При невыполнении соотношения (1) процессор 30 прекращает процесс измерения и переходит на программу локализации неисправности, Локализация неисправности производится процессором 30 путем анализа результатов измерения на равенство их нулю. Нулевое значение времени периода tT свидетельствует о неисправности блока 3. Процессор

30 выдает сообщение на индикацию о неисправности блока 3.

Нулевое значение времени периода свидетельствует о неисправности блока 4. Процессор 30 выдает соотношение о неисправности блока 4.

Если же значение t T-, Ф t - Ф О, т

ТО ОднОЙ из ВОзмОжных причин возник» новения данного соотношения является уход за допускаемые пределы значения относительной неисправности опорной частоты одного .из генераторов блока 5 из-за их неисправности, Для выявления неисправности в блоке 5 процессор 26 организует повторное измерение времени периода блоками 3 и 4 с подачей одной и той же опорной. частоты на оба блока 3 и 4. . Равенство полученных значений йт, свидетельствует о правильной работе блоков 3 и 4, одинаково измеряющих один и тот же период и наличие неисправности в одной из схем 1 или 2.

Процессор 30 выдает сообщение о неисправности блока 1 либо 2.

Неравенство значений ст„ свидетельствует о неисправности в блоке

3 либо 4.

Алгоритм поиска неисправности в устройстве приведен на фиг.13.

В противном случае процессор 30 продолжает измерение контрольного параметра, вычисляя устраненное зна" чение времени периода по формуле

1 ф т + ст

a °

2Ï

35871 ключателями 39-41, и в случае зада-. ния режима "Период" выдает значения

t Hà панель 34 индикации, используя

5 запись значения tT в регистр 33 т1 (предполагается, что в режиме "Пери1 од" измеряемый сигнал подключен к обоим входам).

При задании режима измерения

"Фаза 2" процессор 30 переходит к измерению времени фазового сдвига < между сигналами, присутствующими

ra его входах.

Процессор 30 приводит в исходное

15 состояние блоки устройства и осуществляет анализ его исходного состояния аналогично тому, как это производится перед измерением периода. При отсутствии исходного состояния триггера процессор 30 прекращает процесс измерения и переходит к программе локализации неисправности с точностью до блока.

Локализация неисправности производится процессором 30 путем анализа состояния триггеров 50, 53 блоков 1, 2 и триггеров блока 5, Отсутствие исходного состояния триггеров 50 либо 53 блока 1 свидетельствует о том, что на выход С < либо С поступают стробы СПФ из-за неисправности коммутатора стробов либо неисправны сами триггеры 50 или 53 блока 1.

Отсутствие исходного состояния триггеров 50, 53 блока 2 свидетельствует О том, ч