Устройство декодирования циклических кодов

Устройство декодирования циклических кодов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи и может быть применено в системах передачи информации при построении дискретного канала (как декодирующее устройство кодов различной корректирующей способности с обнаружением ошибок). Цель изобретения - расширение функциональных возможностей путем кодирования кодов 1Р

СОЮЗ СОВЕТСКИХ

ССЦ

РЕСПУБЛИК рц " 03 м 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2 (54} УСТРОЙСТВО ДЕКОДИРОВАНИЯ ЦИКЛИ1 ИЕСКИХ Колов (57) Изобретение относится к технике связи и может быть применено в системах передачи информации при построении дискретного канала (как декодируюц ее устройство кодов различной корректирующей способности с обнаружением ошибок).. Цель изобретения - расширение Функциональных возможностей .путем кодирования кодов р р

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61} 1496009 (21) 4803273/24 (22) 05,02.90 (46) 23,05,92. Бюл. N 19 (71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) Б.Ф. Харнистов, R.È. Финаев и Е.И. Стрельцова (53) 681.326 (088,8) (56) Авторское свидетельство СССР " 1496009„ кл. H 03 t1 13/00, 1987, „SU„„1735996 A 2 переменной длины. Устройство содержит группу управляющих входов I,-I

P кодер 2 полинома, перестраиваемый счетчик 3, коммутатор 4, канальный коммутатор 5, канальный выход 6 устройства, вход 7 управления.декодированием устройства, вход 8 управления кодированием устройства, ключ 9 уп735996 4 равления, информационный вход .10 устройства, сумматор 11 по модулю два, вычислитель 12 синдрома, перестраиваемый регистр 13 памяти, генератор 14 тактовых импульсов, группу информационных выходов устройства

15, -15„. элемент И 16, элемент

ИЛИ-НЕ 17. 2 з,п. Ф-лы, 9 ил.

Изобретение относится к технике связи и может быть применено в системах передачи информации при построении дискретного канала как декодиру-. ющее и кодирующее устройство кодов различной корректирующей способности с обнаружением ошибок.

Известно устройство для декодирования циклических кодов, содержащее первый и второй регистры, блок фазирования по тактам, первый и второй распределители импульсов, первыйпятый элементы И, блок декодирования, блок выявления ошибок, блок элементов

И, первый и второй блоки элементов

ИЛИ, первый, второй и третий элементы ИЛИ, первый и второй триггеры.

Известное устройство можно применить только для декодирования кодов постоянно заданной корректирующей ,способности и нельзя использовать для кодирования и декодирования кодов, корректирующая способность которых адаптивно изменяется при изменении помеховой обстановки в канале.

Известно декодирующее устройство, содержащее первый - четвертый регистры памяти, первый и второй, счетчики, элемент ЗАПРЕТ, элемент И, сумматор по модулю два, блок сравнения, генератор кодовых слов, первый и второй ключи.

Недостаток известного устройства состоит в ограниченных его функциональных возможностях, Действительно известное устройство не может быть использовано при изменении длины кода в случае необходимости изменения его корректирующей способности.

Наиболее близким к предлагаемому устройство декодирования циклических кодов, содержащее кодер полинома, перестраиваемый счетчик, коммутатор, перестраиваемый регистр памяти, гене- ратор тактовых импульсов, элемент

ИЛИ-НЕ, элемент И, 45

50 дов дополнительно введены сумматор по. модулю два, ключ управления и между информационным входом устройства и информационным входом коммутатора соответственно информационными входами и выходом введен канальный коммутатор, управляющий вход и входвыход которого являются соответственно входом управления декодированием и номинальным входом-выходом устройства, первый управляющий вход и первый и второй информационные входы ключа управления подключены соответственно к второму выходу перестраиваемого счетчика, второму информационному входу вычислителя синдрома и второму информационному входу канального коммутатора, второй управИзвестное устройство обладает недостатком, состоящим в .следующем.

При передаче сообщений различного назначения, например, команды телеуправления, телесигнализации, сигна20 лы телеметрии, аварийной сигнализации и прочее, используются системы передачи дискретной информации, в приемопередающих комплектах которых необходимо наличие устройств защиты от ошибок, которые кодируют и декодируют информацию, передаваемую кодами переменной длины. Известные устройства предназначены для передачи информации кодами постоянной корректирующей способности (постоянной дли30 ны), что ограничивает их функциональные возможности, в то время как для передачи сообщений различного назначения требуются устройства, которые бы применяли коды различной коррек 5 тирующей способности.

Цель изобретения состоит в расширении Функциональных возможностей путем кодирования кодов переменной длины.

40 Цель достигается тем, что в устройство декодирования циклических ко"

17359 6

Функциональная схема вычислителя

12 синдрома (фиг.7) содержит группу управляющих входов 18< -18т, управляющий вход 25, группу информационных входов 32 -32, информационный ляющий вход которого объединен с одноименным входом ключа управления и является входом управления кодированием устройства, третий управляющий и информационные входы ключа управле-

5 ния подключены соответственно к третbeMy выходу перестраиваемого счет. чика и выходу сумматора по модулю два, первый и второй входы которого подключены соответственно к соответствующему выходу вычислителя синдрома и информационному входу устройства. Канальный коммутатор содержит элемент ИЛИ и первый и второй элементы И, первые входы которых и первый и второй входы элемента ИЛИ являются соответственно первым и вторым. информационными входами блока, выход элемента ИЛИ подключен к вто" 20 рому входу второго элемента И, выход которого подключен к второму входу первого элемента И и вляется входомвыходом блока, выход первого элемента И подключен к информационному выходу блока ° Ключ управления содержит триггер, первый, второй и третий элементы И, причем первый управляющий вход соединен с первым входом пер вого элемента И, второй вход которого соединен с вторым управляющим вмодом ключа, а выход - с единичным выходом триггера, нулевой вход которого соединен с третьим управляющим входом ключа, информационный вход которого соединен с первыми входами 35

- второго и третьего элементов И, выход первого элемента И соединен с первым информационным выходом ключа а второй вход - с единичным выходом триггера, нулевой выход которого сое- 40 динен с вторым входом третьего элемента И, выход которого соединен с вторым информационным выходом ключа управления. . На фиг.1 приведена блок-схема 45 устройства; на фиг.2 - Функциональная схема кодера полинома; на Фиг,3Функциональная схема перестраиваемого счетчика; на Фиг,4 - Функциональная схема коммутатора; на Фиг,5 - 50 функциональная схема канального коммутатора; на фиг.6 - функциональная схема ключа управления; на фиг.7функциональная схема вычислителя

Синдрома; на Фиг,8 - Функциональная 55

I 1 схема перестраиваемого регистра памяти; на Фиг.9 - временные диаграммы, поясняющие работу устройства.

Блок"схема устройства декодирова-, ния (Фиг.1) содержит группу управляющих входов 1» -1 р, кодер 2 полиномов, перестраиваемый счетчик 3, коммутатор канальный коммутатор 5, канальный выход 6, вход 7 управления декодированием, вход 8 управления кодированием, ключ 9 управления, информацион 1 ный вход 10, сумматор 11 по модулю два, вычислитель 12 синдрома, перестраиваемый регистр 13 памяти, генератор 14 тактовых импульсов, группу информационных выходов 15 -15к, элемент И 16, элемент ИЛИ-НЕ 17.

Функциональная схема кодера 2 полинома (Фиг.2) содержит группу управляющих входов 1 -1, группу управляющих выходов 18 -1Рт, соответственно первый - пятый элементы И 19 -19 .

Функциональная схема перестраиваемого счетчика 3 (Фиг.3) содержит группу управляющих входов 1 -1, первый элемент ИЛИ 20, группу элементов

И 21 -21, второй элемент ИЛИ 22, Формирователь 23 сигналов заднего фронта импульсов, первый 24 и второй

25 управляющие выходы, элемент 26 задержки времени, третий управляющий выход 27, тактовый вход 28, двоичI ный счетчик 29.

Функциональная схема коммутатора

4 (Фиг,4) содержит группу управляющих входов 1 -1, группу элементов

ИЛИ 30,-30 <, информационный вход 31, группу информационных выходов 32 32,.

Функциональная схема канального коммутатора 5 (Фиr.5) содержит канальный выход 6,. первый 7 и второй

8 управляющие входы, второй информационный вход 10, информационный выход 31, первый 33 и второй 33 элементы И, первый информационный вход

34, элемент ИЛИ 35.

Функциональная схема ключа 9 управления (Фиг.6) содержит первый 8 и второй 24 управляюцие входы, третий управляющий вход 27, информационный выход 34, первый элемент И 36, триггер 37, информационный вход 38, второй 39 и третий 40 элементы И, второй информационный выход 41, 1735996 вход 41, группу элементов 42 -42 группу сумматоров 43 "43 по модулю два, группу триггеров 44 -44, тактовый вход 45, группу информационных выходов 46 -46, информационный выход 47.

Функциональная схема перестраиваемого регистра 13 памяти (фиг.8) содержит группу информационных выходов

15<-151 ;, первый управляющий вход

25, группу информационных входов 321324, тактовый вход 45, триггеры 47147, второй управляющий вход 48, группу элементов И 49 -49,, группу элементов ИЛИ 50 -50>,.

Функциональные схемы кодера 2 полинома перестраиваемого счетчика 3, коммутатора 4, канального коммутатора 5, ключа 9 управления, вычислителя 12 синдрома и перестраиваемого регистра 13 памяти приведены для примера реализации устройства кодирования и декодирования циклических кодов (15,6), (14,6), (11,6), (10,6).

Элементы устройства декодирования циклических кодов взаимосвязаны сле» дующим образом.

Входы 1 -lр группы управляющих входов устройства соединены с входами групп управляющих входов соответственно кодера 2 полинома, перестраиваемого счетчика 3 и коммутатора

4, информационный вход которого соединен с информационным выходом канального коммутатора 5, вход-выход которого соединен с шиной 6 канального входа-выхода устройства, первый управляющий вход соединен с входом

7 управления декодированием устройства, второй управляющий вход - с входом 8 управления кодированием устройства и первым управляющим входом ключа 9 управления, первый информационный вход - с первым информационным выходом ключа 9 управления, а второй информационный вход - с информационным входом 10 устройства и .первым информационным входом сумматора 11 по модулю два, информационный выход которого соединен с информационным входом ключа 9 управления, информационный выход которого соединен с информационным входом вычислителя

12 синдрома, второй управляющий входс первым управляющим выходом перестраиваемого счетчика 3, третий управляющий вход - с вторым управляю" щим выходом первстраиваемого счетчика 3, управляющим входом вычислителя синдрома 12 и первым управляющим входом перестраиваемого- регистра 13 памяти, группа информационных входов которого соединена с группой информационных выходов коммутатора 4 и группой информационных входов вычислителя 12 синдрома, тактовый вход которого соединен с выходом генератора 14 тактовых импульсов и тактовыми входами перестраиваемого счетчика 3 и перестраиваемого регистра

13 памяти, группа выходов 15 -15 которого соединена с группой инфор. мационных выходов 15<-15р устройства, а второй управляющий вход соединен с выходом элемента И 16, первый вход которого соединен с третьим

2О управляющим выходом перестраиваемого счетчика 3, а второй вход соединен с выходом элемента ИЛИ-НЕ 17, (k-1) входов которого соединены соответственно с (k-1) выходами группы инфор25 мационных выходов вычислителя 12 синдрома, а k-й вход соединен с k-м информационным выходом группы вычислителя 12 синдрома и вторым информационным входом сумматора 11 по модулю два, группа управляющих входов вычислителя 12 синдрома соединена с группой управляющих выходов кодера 2 полинома, В кодере 2 полинома первый вход 1 группы управляющих входов соединен с первым выходом 18 группы управляющих выходов и первыми входами первого - четвертого элементов ИЛИ 19 19, второй вход l> соединен с вторыми входами первого 19 и третьего19 элементов ИЛИ, выходом 18 группы управляющих выходов кодера и первым входом пятого элемента ИЛИ 19, третий вход 1 соединен с вторымй вхо3 дами второго 19z четвертого 194 и пятого 19 элементов ИЛИ, четвертый вход 1» соединен с третьими входами четвертого 19 1 и пятого элементов ИЛИ 19, выходы первого - пятого элементов ЙЛИ 19» - 19 соединены соответственно с выходами 18 -18 и 187 группы выходов кодера 2.

8 перестраиваемом счетчике 3 первый - четвертый входы 1» -ly группы

55 управляющих входов соединены с одно" именными входами первого элемента

ИЛИ 20 и первыми; входами соответ ствующих элементов И 21 -214, выходы которых соединены с соответствую10

735996

1 щими входами второго элемента ИЛИ 22, выход которого соединен с входом Формирователя 23 сигнала заднего Фронта импульса, выход элемента И 21 соединен с первым управляющим выходом ?4 перестраиваемого счетчика 3, второй управляющий выход 25 которого соединен с выходом элемента 26 задержки, третий управляющий выход 27 соединен с выходом формирователя 23 сигнала и входом элемента 26 задержки, а тактовый вход 28 - с тактовым входом счетчика 29, вход сброса которого соединен с выходом первого элемента

ИЛИ 20, первый прямой выход соединен с вторыми :входами элементов И 21 и 21 и первым входом элемента И 21, первый инверсный выход соединен с вторыми входами элементов И 21,и

214, второй прямой выход — с третьими входами элементов И ?1 -21 и вторым входом элемента И ?1, третий прямой выход - с четвертыми входами элементов И ?1 и 21 и с третьим входом элемента И 21, третий инверсный выход - с четвертыми входами элементов И ?1 и 214, четвертый прямой выход - с пятыми входами элементов И 211-21 1, а четвертый инверсный выход - с четвертым входом элемента И 21 .

В коммутаторе 4 входы 1;(i = 1,4) группы управляющих входов соединены с первыми входами элементов И 30; группы, вторые входы которых соединены с информационным входом 31, а выходы - с выходами 32; группы информационных выходов комм татора 4.

В канальном коммутаторе 5 первый управляющий вход 7 соединен с первым входом перяого элемента И 33, вто" рой управляющий вход 8 соединен с первым входом второго элемента И 33 выход которого соединен с входом-выходом 6 канального коммутатора 5 и вторым входом первого элемента И 33 1 выход которого соединен с информаци . онным выходом 31 коммутатора 5, первый 34 и второй 10. информационные входы которого соединены с первым и вторым входами элемента ИЛИ 35, выход которого соединен с вторым входом второго элемента И 33Z.

В ключе 9 управления первый управляющий вход 8 соединен с первым входом первого элемента И 36, второй вход которого соединен с вторым управляющим входом 24 ключа 9, а выход - с единичным входом триггера 37, нулевой вход которого соединен с третьим управляющим входом ключа 9, 5 информационный вход 38 которого соединен с первыми входами второго 39 и третьего 40 элементов И, выход первого элемента И 39 соединен с первым информационным выходом 34 ключа

9, а второй вход - с единичным выходом триггера 37, нулевой выход которого соединен с вторым входом третьего элемента И 40, выход которого соединен с вторым информационным выходом 41 ключа 9 управления.

В вычислителе синдрома 12 входы

18 (i=1,7) группы управляющих входов соединены соответственно с первыми входами элементов И 42„, выходы

2О которых соединены с первыми входами сумматоров по модулю два 43;, а вторые входы объединены и соединены с информационным входом 41, тактовые входы триггеров 44; (i=1,9). объединены и соединены с тактовым входом

45 вычислителя 12 синдрома, управляющий вход 25 которого соединен с входами установки в ноль триггеров

44,, входы 3? 1-3? группы информационных входов соединены с вторыми входами соответствующих сумматоров по модулю два 43 -434., выход сумматора 43 соединен с входом записи триггера 441, выход которого соединен с выходом 46 вычислителя 12

Ç5 синдрома и третьим входом сумматора

43, выход которого соединен с входом записи триггера 44<, выход которого соединен с выходом 46 группы выходов вычислителя 12 синдрома, входом записи триггера 44, выход которого соединен с выходом 46 вычислителя 12 синдрома и входом записи . триггера 44, выход которого соединен с выходом 464. и третьим входом

45 сумматора 43>, выход которого соединен с входом записи триггера 44, выход которого соединен с выходом 46 ; третьим входом сумматора 43, выход которого соединен с входом записи

5(триггера 446, выход которого соединен с выходом 46 и вторым входом сумматора 43, выход которого соединен с входом записи триггера 44т, выход которого соединен с выходом 4бт груп55 пы выходОв и вторым входом сумматора

43, выход которого соединен с входом записи триггера 44я выход которого соединен с выхОдОм чб8 группы выходОВ и вторым входом сумматора 437., вы173 ход которого соединен- с входом записи триггера 44> выход которого соединен с выходом 46 группы выходов . вычислителя 12 синдрома.

В перестраиваемом регистре 13 памяти та ктовый вход ×5 соединен с тактовыми входами триггеров 47 -47, тактовые входы которых соединен с тактовым входом 45 регистра 13, первый управляющий вход 25 которого соединен с входом сброса триггеров 47147,, второй управляющий вход 48с первыми входами элементов И 491491, выходы которых соединены с соответствующими выходами 15< -15>< группы информационных выходов регистра 13, входы 32, (i=2,4) группы инФормационных входов которого соединены с первыми входами элементов ИЛИ

50",, а выход 32 группы информационных входов - с входом записи триггера 47, выход которого соединен с вторым входом элемента И 491, вторым входом элемента ИЛИ 50, выход которого соединен с входом записи триггера 47, выход которого соединен с вторым входом элемента .И 492 входом записи триггера 47, выход которого соединен с вторым входом элемента И 49 и входом записи тригге3 ра 471, выход которого соединен с вторым входом элемента И 49 и вторым входом элемента ИЛИ 50, выход которого соединен с входом записи триггера 47, выход которого соединен с вторым входом элемента И 49 > и вторым входом элемента ИЛИ 50 у, выход которого соединен с входом записи триггера 47, выходы триггеров

49; (i=6,14) соединены соответственно с вторыми входами элементов И 49; и входами записи триггеров 49 .„+, выход триггера 48 1g соединен с вторым входом элемента И 49,, Устройство работает следующим образом.

Вначале рассмотрим обобщенный алгоритм. Устройство может работать в режимах кодирования и декодирования, Выбор режима зависит от наличия сигналов на управляющих входах 8 (декодирования) и 7, (кодирования), В режиме декодирования сигнал задания режима работы подается на управляюц|ий вход 7 устройства, затем поступает на первый управляющий вход линейного коммутатора 5 (фиг.5), в котором осуц|ествляется подключение .

5996 шины 6 (подключение устройства к каналу связи) к информационному выходу канального коммутатора 5. Таким об5 разом обеспечивается ввод принимаемой из канала связи кодовой комбинации (от канального выхода 6) в устройство. На входы 1; (i=1,р) группы управляющих входов подается сигнал управления, несущий информацию о номере корректирующего кода, применяемого в данный момент времени для передачи информации. Кодер 2 полинома в зависимости от поступающего управляющего сигнала выдает на группу управляющих входов вычислителя синдрома

12 сигналы, которые несут информацию об образующем полиноме..Кроме того, сигнал управления от входа 1; посту

20 пает на i-й управляющий вход коммутатора 4, в котором осуществляется коммутация (Фиг,4) цепи информационного выхода 31 канального коммутатора 5 через соответствующий элемент:

И 30, на выход 32; коммутатора 4, Таким образом принимаемая информация передает через коммутатор 4 на i-e входы группы информационных входов

32 вычислителя 12 синдрома и пере" страиваемого регистра 13 памяти.

Кроме того, сигнал управления от входа 1„ поступает íà i-й вход группы управляющих входов перестраиваемого счетчика 3, который по передаваемому переднему Фронту этого сигнала обнуЗ5 ляется, а затем отсчитывает такты, задаваемые генератором 14 тактовых импульсов, который выдает импульсы со скважностью, равной двум.

4< Под воздействием генератора 14 импульсов, подаваемых на тактовые входы вычислителя 12 синдрома и перестраиваемого регистра 13 памяти, происходит процесс декодирования. ин Формации (вычисления остатка от де-. ления принятого кодового слова на образующий полином, называемый синдромом) в вычислителе 12 синдрома и одновременная запись ее в регистр 13 памяти. На и-м такте (и— длина кода) счетчик 3 с третьего управляющего выхода 27 по заднему

Фронту импульса выдает сигнал onроca, который поступает на второй вход

Я элемента И 16, на первый вход которого поступает логическая единица с вы хода элемента ИЛИ-НЕ 17, если синдром равен нулю, или логический ноль, если синдром не равен нулю, Если ин13

17359

Формация не содержит обнаруживаемых кодом ошибок, то на выходе элемента

И 16 будет единица, которая поступает на второй управляющий вход 48 регистра 13 памяти и разрешает выдачу информации на выходы 15<-15 устройства. Если же в коде обнаружится ошибка, то на второй управляющий вход

48 регистра 13 памяти поступает ноль и информация не выдается получателю (синдром не равен нулю).

На и- è такте генератора 14 по зад.10 нему фронту сигнала с небольшой задержкой во времени с второго управляющего выхода 25 счетчика 3 подается импульс на управляющий вход вычислителя 12 синдрома и первый управляющий вход перестраиваемого регистра 13 памяти, в которых элементы 20 памяти устанавливаются в исходное состояние. Устройство вновь готово к декодированию очередной кодовой комбинации.

В режиме кодирования сигнал управ- 2 ления подается на управляющий вход

8 канального коммутатора 5, в котором осуществляется подключение первого 34 и второго 1О информационных входов к шине 6 устройства . Так oGecпечивается вывод формируемой устройством кодовой комбинации в канал связи. Кроме того, сигнал управления от входа 8 поступает на первый управляющий вход 8 ключа 9 управления, разрешая прием управляющих сигналов З5 ., поступающих на второй управляющий вход ключа 9 с первого управляющего выхода счетчика 3.

На входы 1; (=1,р) группы управляющих входов подается сигнал управ- 40 ления, несущий информацию о номере корректирующего кода, применяемого в данный момент для передачи информации. Кодер .2 полинома в зависимости

4с от поступившего управляющего сигнала. выдает на группу управляющих входов вычислителя 12 синдрома сигналы, которые несут информацию об образующем полиноме. Кроме того, сигнал управления от входа 1; поступает íà i-й вход группы управляющих входов счетчика

3, который по переднему фронту этого сигнала сбрасывается в ноль, а затем отсчитывают такты, задаваемые генератором 14, скважность импульсов которого равна двум.

I

Процедура кодирования реализуется в соответствии с соотношением а(х) = с(х)х + r(x) к

) где а(х) - кодовый полином циклического кода (образующий полином); с(х) - полином информационных символов; к -"степень образующего полинома g(x), равная ислу контрольных символов кода;

r(x) — полином контрольных символов, равный остатку от деления полинома с(х)х на полином g(x).

В течение первых m тактов (где

m — число информационных сисоолов в коде) происходи1 выдача информационных символов, поступаюцих от информационного входа 10 в устройство через канальный коммутатор 5 (элементы ИЛИ 35 и И 33 на Фиг.5) на шину о подключения к каналу связи и одноC временно происходит процесс вычисления с помощью сумматора 11 по моду лю два и вычислителя 12 синдрома полинома r(x), коэффициентами которого являются контрольные символы кода.

При этом ключ 9 управления подключает выход сумматора 11 к первому информационному входу 41 вычислителя

12 синдрома.

На (тп+1)-м такте перестраиваемый счетчик 3 с первого выхода 24 выдает сигнал, под действием которого ключ 9 управления подключает выход сумматора 11 к первому информационному входу канального коммутатора

5 (фиг.5). В течение к последующих тактов (с(m+1)-ro no n-й такт) контрольные символы из вычислителя 12 синдрома через сумматор 11, ключ 9 управления,- канальный коммутатор 5 выдаются на шину подключения устройства к каналу связи. На и-м такте генератора 14 по заднему фронту сигнала с небольшой задержкой во време ни с второго выхода счетчика 3 (выход 25 на Фиг.3) подается импульс на третий вход ключа 9 управления и вход вычислителя 12 синдрома, в которых элементы памяти устанавлива-, ются в исходное состояние. Устройство вновь готово к кодированию очередной кодовой комбинации.

В качестве примера подтверждения работоспособности устройства рассмотрим реализацию блоков 2,3,4,12 и 13 и функционирование устройства

Управляющие сигналы

à4 à à à f ав аэ а о

1 ал

О 1

1 1

1 1

О 1

1 1 О

1 0 1

О 1 О

1 1 О

Вход 11

Вход 1

Вход 1>

SxoA 14

О .О управляющие сигналы а а . а

7 8 9 а6

1 О 0

О 1 1

1 0 1

1 О О

У(1 1

0 1 й

У, У4

О, О

0 О

15 I при передаче инФормации одним из четырех кодов с образующими полиномами р„(х) = х + к + х + х4+ х +

+ 1.; р (х) = х8 + хт + х + х4 + 1;

g>(x) = х + х + х + 1; g4(x)

5 4 2

=х++х+ 1.

Представим образующие полиномы в нормализованной Форме

g (x) = 1+x+ x4+õ +х +х ;

gz(x) х + х" + х + х8 + х ; g (х)

Поскольку третий и четвертый столбцы матрицы нулевые, то их можно где а - сигнал на выходе кодера 2 полинома, причем а = у, а = у + у, а

= а4= 0; а = у1+ y>, .а6 = у +

+yz+ y„; a7 у +у +у4 а8

= yz q = уz + ур ° а о=

В кодере 2. полинома (Фиг.2) логика соединений входов 1 с выходами

18 и входами элементов ИЛИ 19 соответствует логическим Функциям а<, а и а .- а .

Соответственно определяются длины кодов п4 = 15, п = 14, п 11, п4 = 10, поэтому в перестраиваемом регистре 13 памяти (Фиг.8) информация от входа 32 1 подается на вход записи триггера 48, от входа 32 - на вход записи триггера 47 через элемент ИЛИ 50, от входа 32 y - на вход записи триггера 47 через элемент

ИЛИ 50, от входа 32.4. - на вход за" писи триггера 47 через элемент ИЛИ

50 . В перестраиваемом счетчике 3 (Фиг.3) при сигнале на входе l g на

735996 16

= х4+ х6+ х8+ х; g4(x} = х + c +

+ х

На основании значений коэФФициен5 тов полиномов в нормализованной Форме составим матрицу синтеза кодера.

2 полинома, s которой строки соответствуют сигналам входов 11-14, а а столбцы выходам 18.

i исключить. Произведем минимизацию для построения кодера полинома 2.

15-м такте генератора 17 сигнал появля. ется на выходе 27,т.е, элемент И 21 срабатывает при наборе 1111 в счетчике

29. При сигнале на входе 1 на вы4g ходе 27 появится сигнал на 14-м такте генератора 17, т.е. элемент И 21 сработает при наборе.1110. При сиг" нале на входе 1 появится сигнал на выходе 27 на 11-м такте, так как элемент И 2lg сработает при наборе

1011, а при сигнале на входе 14 сигнал на выходе 27 появится на 10-м такте генератора 17, так как элемент И 214 сработает при наборе 1010 в счетчике 29. В соответствии с описанным выше алгоритмом работы устройства сигнал на третьем управляющем выходе 27 будет появляться всегда по окончании n-ro такта, а на втором управляющем выходе 25с небольшой задержкой во времени.

Так как на первом управляюц ем выходе

24 сигнал снимается на (m+1)-м такте, то для всех четырех колов (тпб) 1735996 элемент И 21 сработает на надзор

0111 в счетчике 29.

В соответствии видам полиномов

В< (х) - д4(х) реализованы связи в вычислителе синдрома 12, на элементах которого осуществляется и полу чение контрольных элементов r(x) в режиме кодирования. Соответствующие выходы коммутатора 32 подключены ко входам соответствующих полусумматоров 43, а входы группы управляющих входов 1Р> через элементы И 42 реализуют схему деления на образующий полином кода, индекс которого соответствует индексу сигнала по входу 1.

В режиме кодирования сигнал подан на вход 7 устройства. Пусть на входы

1 подан управляющий сигнал 0001, что говорит о том, что для передачи следует применить код с полиномом gq(x) (Фиг.9). На выходах 184. и 18 кодера 2 полинома будут сигналы, откроется элемент И 30» коммутатора 4 (Фиг,4) и будет подготовлен элемент

И 214. в счетчике 3. Пусть на шину 6 подключения к каналу связи последо.вательно пост;.п-ает кодовая комбинация 111111110I, Она также поступает и на вход 6 :":анального коммутатора

5, в котором открыт элемент И 33 и кодовая комбинация проходит на выход 31, затем через элемент И 30 4 коммутатора 5 поступает на вход 324. регистра 13 памяти и на вход 324 вычислителя 12 синдрома. За десять тактов генератора 14 эта комбинация будет записана в триггеры 476-47 у регистра 13, а в вычислителе 12 синдрома будет осуществлено деление полинома кодовой комбинации на образующий полином д4(х). На 10-м такте на выходе 27 счетчика 3 появится импульс опроса, так как на выходах 4646 вычислителя 12 синдрома будут нули, то элемент И 16 будет открыт.

На вход 48 регистра 13 памяти поступит сигнал и информация будет выдана получателю. Затем с задержкой необходимой для считывания информации, с выхода 25 счетчика 3 будет подан сигнал, который по соответствующим управляющим входам 25 сбросит в ноль триггеры 44 вычислителя 12 синдрома.-и триггеры 47 регистра 13.

Пусть на шине подключения к каналу связи 6 будет кодовая комбинация с ошибкой 1111110101. В вычислителе

1. Устройсто декодирования цикли45 ческих кодов по авт.св. " 1496009, о т .л и ч а ю щ е е с я тем, что, с целью расширения Функциональных возможностей, за счет кодирования кодов переменной длины, в него введены сумматор по модулю два, ключ управления и между информационным входом устройства и информационным входом коммута55

12 синдрома эта комбинация будет раз. делена на полином gy(x), На выходе логического элемента ИЛИ-HF. ij не будет потенциала и элементы И 49 регистра 13 памяти будут заперты.

Информация с выходов 15 получателю выдана не будет, В режиме кодирования на вход 8 управления подается сигнал. От информационного входа 10 поступает информация в виде символов 111111. Информационные символы через сумматор 11 по модулю два и ключ 9 управления поступают на информационный вход 41 вычислителя 12 синдрома, в котором в течение 6 тактов будет осуществлен поиск контрольных элементов кода.

Затем на 7-м такте в ключе управления 9 будет открыт элемент И 36 и триггер 37 будет установлен в единичное состояние. Будет открыт элемент

И 39 ключа 9. Таким образом, в течении первых 6 тактов информационные символы кода 111111 от информационного входа 10 в канальном коммутаторе 5 через элемент ИЛИ 35 и элемент

N 33 будут поданы на шину подключения к каналу 6 связи. Затем в течении следующих 4 тактов сФормированные в вычислителе синдрома 12 контрольные символы кода 1101 с информационного выхода 46> через сумматор

11 по модулю два и ключ 9 управления будут поданы на первый информационный вход 34 канального коммутатора 5 и через элементы ИЛИ 35 и И 33 на шину 6 подключения к каналу связи.

Таким образом, в канал связи на соответствующие схему модуляции будет подана кодовая последовательность.

Формула изобретен ия тора соответственно информационными входом и выходом введен канальный коммутатор, первый управляющий вход и вход-выход которого являются соответственно входом управления декодированием и номинальным входом-выхо19 173 дом устройства,.первый управляющий вход и первый и второй информационные выходы ключа управления подключены соответственно у второму выходу перестраиваемого счетчика, второму информационному входу вычислителя синдрома и второму информационному входу канального коммутатора, второй управляющий вход которого обьединен с одноименным входом ключа управления и является входом управления кодиро-. ванием устройства, третий управляю щий и информационный входы ключа управления подключены соответственно к третьему выходу перестраиваемого счетчика и выходу сумматора по модулю два, первый и второй входы которо. го подключены соответственно к соответствующему выходу вычислителя синдрома и информационному входу устройства, 2. Устройство по п.2, о т л и ч аю щ е е с я тем, что канальный коммутатор содержит элемент ИЛИ и первый и второй элементы И, первые входы которого и первый и второй: входы элемента ИЛИ являются соответствен.— но первым и вторым управляющими и первым и вторым информационными входами

° °

r>9<36

20 олока, выход элемента ИЛИ подключен к второму входу второго элемента И, выход которого подключен к второму входу первого элемента И и является

1 входои-выходом блока, выход первого элемента И подключен к информацион-. ному выходу блока.

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что ключ управления содержит триггер, первый, второй и третий элементы И, причем первый управляющий вход соединен с первым входом первого элемента И, второй вход которого соединен с вторым управляющим входом ключа, а выход соединен с единичным входом триггера, нулевой вход которого соединен с третьим управляющим входом ключа, информа-2О ционный вход которого соединен с первыми входами второго и третьего эле" ментов И, выход первого элемента И соединен с первым информационным вы-: ходом ключа, а второй вход - с единичным выходом триггера, нулевой выход которого соединен с вторым входом третьего элемента .И, выход которого соединен с вторым информационным выходом ключа управления. е, 1 735996

1735996

34

41 25

66 зе ф33

1735996

z6 да

32

323

1735996 оЬан

ОЫХ ежам код(ЛРОбонця

Вы ь.а

Вьисод

Жяг. 9

Редактор Н. Лазаренко

° Ф

Заказ 1824 Тираж Подписное

ВКИИДИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР

113035, Москва, Ж-35, Раушская иаб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101

Ьыход

Ьыход

Выход 1

Выход

Ьыоа

Выход

Ььа:од ай>! ход

Составитель В. Финаев

Техред M,ä ùbtK Корректор А, Обручар