Измеритель глубины модуляции

Измеритель глубины модуляции

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике и предназначено для измерения параметров амплитудно-модулированных сигналов , а именно глубины модуляции и амплитуды несущей. Глубина модуляции исследуемого амплитудно-модулированного сигнала определяется по одному объему выборки отсчетов амплитуд несущей амплитудно-модулированного сигнала, получаемому в течение одного периода огибающей, Измеритель содержит аналого-цифровой преобразователь 1, задатчик 2, моментов измерений, делитель 3, сумматор 4, демультиплексор 5, оперативное запоминающее устройство 6, вычитатель 7, квадратор 8, сумматор 9, блок 10 извлечения квадратного корня, блок 11 деления, реверсивный счетчик 12 адреса, элемент И 13, триггер 14, элемент ИЛИ 15. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)э G 01 R 29/06

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Ю 43

С> (21) 4748948/21 (22) 11.10,89 (46) 30.05,92, Бюл, М 20 (72) В.Н.Чинков, А,Л.Савицкий и В.А.Бернадский (53) 621.317.75(088.8) (56) Авторское свидетельство СССР

М 721771, кл. G 01 R 29/05, 1980. (54) ИЗМЕ РИТЕЛ Ь ГЛУБИН Ы МОДУЛЯЦИИ (57) Изобретение относится к измерительной технике и предназначено для измерения параметров амплитудно-модулированных сигналов, а именно глубины модуляции и... Ы 1737370 А1 амплитуды несущей. Глубина модуляции исследуемого амплитудно-модулированного сигнала определяется по одному объему выборки отсчетов амплитуд несущей амплитудно-модулированного сигнала, получаемому в течение одного периода огибающей, Измеритель содержит аналого-цифровой преобразователь 1, задатчик 2, моментов измерений, делитель 3, сумматор 4, демультиплексор 5, оперативное запоминающее устройство 6, вычитатель 7, квадратор 8, сумматор 9, блок 10 извлечения квадратного корня, блок 11 деления, реверсивный счетчик 12 адреса, элемент И 13, триггер 14, элемент ИЛИ 15, 1 ил.

1737370

Изобретение относится к измерительной технике и предназначено для измерения параметров амплитудно-модулированных (AM) сигналов, а именно: глубины модуляции и амплитуды несущей, Цель изобретения — повышение точности измерений за счет исключения методической погрешности и уменьшение времени измерений.

На чертеже приведена структурная электрическая схема измерителя глубины модуляции.

Измеритель глубины модуляции содержит аналого-цифровой преобразовател ь (АЦП) 1, задатчик 2 моментов измерений, делитель 3, сумматор 4, демультиплексор 5, оперативное запоминающее устройство (ОЗУ) 6, вычитатель 7, квадратор 8, сумматор-делитель 9, блок 10 извлечения квадратного корня, блок 11 деления, реверсивный счетчик 12 адреса, элемент И 13, триггер 14 и элемент ИЛИ 15.

Вход измерителя соединен с точкой, объединяющей сигнальный вход АЦП 1 и вход задатчика 2 моментов измерений, первый выход которого подключен к входу управления (или входу запуска) АЦП 1, Информационный выход АЦП 1 соединен через общую шину с информационными входами делителя 3 и ОЗУ 6, выход которого подключен к входу (входу суммирования) вычитателя 7. Делитель 3 имеет постоянный коэффициент деления n, его выход подключен к информационному входу сумматора 4, выход которого соединен с информационным входом демультиплексора 5. Первый выход демультиплексора 5 подключен к второму входу (входу вычитания) вычитателя 7, выход которого соединен через квадратор

8, сумматор-делитель 9, блок 10 извлечения квадратного корня с первым информационным входом (входом делимого) блока 11 деления, второй информационный вход (вход делителя) которого подключен к второму выходу демультиплексора 5. Адресный вход

ОЗУ 6 соединен с информационным (кодовым) выходом реверсивного счетчика 12 адреса, вход суммирования которого подключен к выходу конца преобразователя

АЦП 1, вход вычитания — к точке, объединяющей один из входов элемента ИЛИ 15, выход которого соединен с входом управления сумматора 4, вход синхронизации считывания оперативного запоминающего устройства 6 и выход элемента И 13, Выход обнуления счетчика 12 соединен с R-входом триггера 14, S-вход которого объединен с другим входом элемента ИЛИ 15 и соединен с вторым выходом задатчика 2 моментов измерений. Прямой выход триггера 14 под20

55 ключен к первому входу элемента И 13, второй вход которого соединен с третьим входом задатчика 2 моментов измерений.

Инверсный выход триггера 14 подключен к точке, объединяющей вход управления демультиплексора 5, вход управления записи

ОЗУ 6, вход управления сумматора-делителя 9 и вход управления блока 11 деления.

Принцип действия измерителя модуляции основан на определении глубины модуляции АМ сигнала по формуле где V» — коды амплитуд несущей в и точках отсчета t» за период огибающей, т. е. k =- 1, и;, V — среднее значение АМ сигнала или амплитуда несущей в отсутствии модуляции, определяется соотношением

V= — g Vg %2)

Ale =1

Камрад — коэффициент амплитуды модулирующего сигнала или огибающей.

Измеритель работает следующим образом.

Амплитудно-модулированный сигнал

0(т) подается на объединенные между собой сигнальный вход АЦП 1 и вход задатчика 2 моментов измерений, В исходном состоянии АЦП 1 находится s ждущем режиме, потенциалом с прямого выхода триггера 14 элемент И 13 закрыт по первому входу, потенциалом с инверсного выхода триггера 14 демультиплексор 5 открыт по второму выходу, а ОЗУ 6 установлено в режим записи кодов. Реверсивный счетчик 12 адреса, сумматор 4, вычитатель 7, сумматор-делитель 9 обнулены.

В задатчике 2 моментов измерений выделяются моменты времени t». »=>,n, соответствующие амплитудам V» несущей AM сигнала, и в эти моменты времени формируются импульсы запуска АЦП 1, но на вход запуска АЦП 1 они в исходном состоянии не подаются.

Исходное состояние схемы измерителя задается импульсом сброса, формируемым в задатчике 2 моментов измерений (шина сброса не показана).

Процесс измерений начинается по сигналу пуска, который образуется либо от кнопки "Пуск" или т ктового генератора в задатчике 2 маме .тов измерений, либо поступает на него дистанционно от внешнего источника.

На вход запуска АЦП 1 с первого выхода задатчика 2 моментов измерений t» поступает и импульсов запуска, каждым из них

1737370

10

АЦП 1 переводится в рабочий режим и преобразуются амплитуды несущей Ч» в пропорциональные коды. В конце каждого цикла преобразования с выхода конца преобразования АЦП 1 поступает импульс на вход суммирования реверсивного счетчика

12 адреса, задавая его выходным кодом адрес ОЗУ 6 по адресному входу, и с некоторой задержкой (элемент задержки на схеме не показан, он может входить в АЦП 1) код Ч» с информационного выхода АЦП 1 подается по общей шине на информационные входы делителя 3 и ОЗУ 6 для записи в него по соответствующему адресу, заданному реверсивным счетчиком 12. В делителе 3 коды V» делятся на и и с его выхода коды

Ч»Й записываются в сумматор 4, где они накапливаются. Так продолжается в течение и тактов запуска АЦП 1, после чего поступление импульсов с первого выхода задатчика 2 моментов измерений на вход запуска АЦП 1 прекращается. К этому моменту в сумматоре 4 будет записан код среднего V в соответствии с выражением (2), а в ОЗУ 6 — n кодов V

В задатчике 2 моментов измерений образуется импульс, который по его второму выходу поступает через элемент ИЛИ 15 на управляющий вход сумматора 4 и íà S-вход триггера 14, Код V с сумматора 4 через демультиплексор 5 (по его второму выходу) записывается в блок 11 деления. Триггер 14 переводится в единичное состояние и с его прямого выхода подается разрешающий потенциал на первый вход элемента И 13, а сигналом с инверсного выхода производится переключение демультиплексора 5, который закрывается по второму выходу и открывается по первому выходу, и перевод

ОЗУ 6 в режим считывания информации.

Через открытый элемент И 13 тактовые импульсы с третьего выхода задатчика 2 моментов измерений поступают на вход вычитания реверсивного счетчика 12 адреса, вход синхронизации считывания ОЗУ 6 и через элемент ИЛИ 15 на вход управления сумматора 4, Каждым из этих импульсов код

V записывается по первому выходу демультиплексора 5 в вычитатель 7, осуществляется перенос кода Ч, из ОЗУ 6 в вычитатель 7 и с некоторой задержкой (элемент задержки на схеме не показан) уменьшается на единицу состояние реверсивного счетчика 12 адреса, чем задается следующий адрес ОЗУ

В вычитателе 7 образуются коды разности (V» — V), которые последовательно подаются в квадратор 8, а затем в сумматор-делитель 9. После поступления на вход вычитания реверсивного счетчика 12 адреса и тактовых импульсов он обнуляется, на выходе счетчика 12 обнуления образуется импульс, который поступает Hà R-вход триггера 14, возвращая его в исходное состояние. К этому моменту на ОЗУ 6 будут списаны все и кодов Ч, и в сумматоре-делил

2 теле 9 будет образован код 2, (V V), к — который сигналом с инверсного выхода триггера 14, поступающим на вход управления сумматора-делителя 9, переносится в блок 10 извлечения квадратного корня, а с его выхода код — g (Чк — V) вводится в г

nK — 1 блок 11 деления по его первому входу(входу делимого), а по входу управления в него подается сигнал с инверсного выхода триггера 14 на выполнениеоперации деления. В результате на выходе блока 11 деления образуется код глубины модуляции s соответствии с выражением (1).

Формула изобретения

Измеритель глубины модуляции, содержащий аналого-цифровой преобразователь, задатчик моментов измерений, последовательно соединенные делитель и сумматор, а также последовательно соединенные вычитатель, квадратор, сумматор-делитель, блок извлечения квадратного корня и блок деления, при этом сигнальный вход аналогоцифрового преобразователя и вход задатчика моментов измерений объединены между собой и подключены к входу измерителя, вход запуска аналого-цифрового преобразователя соединен с первым выходом задатчика моментов измерений, а информационный выход аналого-цифрового преобразователя — с выходом делителя, о тл и ч а ю шийся тем, что, с целью повыше-. ния точности и уменьшения времени измерений, в него введены оперативное запоминающее устройство, реверсивный счетчик адреса. демультиплексор, триггер, элемент И и элемент ИЛИ, причем оперативное запоминающее устройство своим информационным входом подключено к информационному выходу аналого-цифрового преобразователя, адресным входом — к информационному выходу реверсивного счетчика адреса, а выходом — к первому входу вычитателя,второй вход которого соединен с первым выходом демультиплексора, подключенного своим вторым выходом к второму информационному входу блока деления, информационным входом — к выходу сумматора, а управляющим входом — к точке, объединяющей вход записи оперативного запоминающего устройства, входы управле1737370

20

30

40

50

Составитель Л.Сорокина

Техред M.Ìîðãåíòàë Корректор О.Кундрик

Редактор М.Келемеш

Заказ 1888 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ния блока деления и сумматора-делителя и инверсный выход триггера, прямой выход которого соединен с первым входом элемента И,R-вход триггера подключен к выходу обнуления реверсивного счетчика адреса,а S-вход объединен с первым входом элемента ИЛИ и подключен к второму выходу задатчика моментов измерений, третий выход которого соединен с вторым входом элемента И, подключенного своим выходом к точке, объединяющей второй вход элемента ИЛИ, выход которого соединен с входом управления сумматора, вход синхронизации считывания оперативного запоминаю5 щего устройства и вход вычитания реверсивного счетчика адреса, вход суммирования которого соединен с выходом конца преобразования аналого-цифрового преобразователя.