Вычислительное устройство по произвольному модулю

Вычислительное устройство по произвольному модулю

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей. Цель изобретения - расширение области применения за счет выполнения накапливающего суммирования . Вычислительное устройство по произвольному модулю содержит сумматор 5, регистр 6 памяти, мультиплексор 7, вычитатель 8, схему 9 сравнения, элементы ИЛИ 10-12, формирователь 13 импульсов и регистр 14 результата. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 7/49

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТО РСК() МУ С В ИДЕТЕЛ Ь СТВУ (21) 4834034/24 (22) 20,03.90 (46) 30.05.92. Бюл. М 20 (72) И.Д.Горбенко, И.И,Сныткин и В.И,Петренко (53) 681,325(088.8) (56) Авторское свидетельство СССР

bh !396281, кл. Н 03 М 7/18, 1986.

Авторское свидетельство СССР

1Ф 1251074, кл. 6 06 F 7/72; 1984.

Авторское свидетельство СССР

ЬЬ 1633495, кл, Н 03 M 7/18, 1989.,, Я „, 1737442 А1 (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ПО

ПРОИЗВОЛЬНОМУ МОДУЛЮ (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей. Цель изобретения— расширение области применения за счет выполнения накапливающего суммирования. Вычислительное устройство по произвольному модулю содержит сумматор 5, регистр 6 памяти, мультиплексор 7, вычитатель 8, схему 9 сравнения, элементы ИЛИ

10 — 12, формирователь 13 импульсов и регистр 14 результата. 1 ил.

1737442

Изобретение относится к вычислительной технике и может быть использовано в цифровых устройствах. а также в устройствах для формирования элементов конечных полей, 5

Известно устройство для формирования остатка по произвольному модулю от числа, содержащее два регистра, пять элементов

ИЛИ вычитатель, две схемы сравнения, мультиплексор, элемент задержки, сумматор, 10 группу блоков элементов И и блок постоянной памяти с соответствующими связями, выбранное в качестве прототипа.

Недостатком данного. устройства является узкая область применения, заключаю- 15 щаяся в невозможности осуществления накапливвющегосуммирования.

Цель изобретения — расширение области применения за счет. выполнения накапливающего суммирования. 20

На чертеже изображена схема вычислительного устройства по произвольному модулю.

Вычислительное устройство по произвольному модулю содержит вход числа I 25 устройства, вход 2 обнуления устройства, вход 3 запуска устройства, вход 4 задания модуля устройстве, сумматор 5, регистр 6 памяти, мультиплексор 7, вычитатель 8, схему 9 сравнения, первый 10, второй 11 и 30 третий 12 элементы ИЛИ, формирователь

13 импульсов, регистр 14.результата, выход

15 результата устройства и выход 16 сигнала окончания устройства.

Вычислительное устройство по произ- 35 вольному модулю работает следующим образом.

Вычислительное устройство по произвольному модулю осуществляет суммирование чисел поступающих последовательно 40 на его вход 1 в параллельном двоичном коде, При этом поступление каждого числа сопровождается импульсом, подаваемым на вход 3 запуска устройства. йеред началом суммирования на вход 2 обнуления ус- 45 тройства подается импульс, который, пройдя. через элемент 12 ИЛИ, поступает на вход обнуления регистра 6 памяти, устанавливая последний в нулевое состояние. По"пе обнуления регистра 5 вычислительное 50 устройство готово к работе. При этом на входы первого слагаемого сумматора 5 воздействуют коды первого числа, предназначенного для суммирования. На вход

4 задания модуля устройства в процессе 55 работы вычислительного устройства постоянно действуют двоичные коды выбранного модуля, по которому осуществляется суммирование. При отсутствии единичного потенциала на управляющем входе мультиплексора 7 с.его выходами скоммутированы его первые входы, в противном слу-. чае - вторые информационные входы. С поступлением на вход 3 запуска устройства единичного импульса происходит запись кода числа, воздействующего на первые входы сумматора 5, в регистр 6. Запись происходит Ао фронту импульсе, поступающего с выхода элемента i0 ИЛИ на вход записи регистра 6. Ао срезу импульса запуска формирователь Й импульсов формирует импульс, который запускает схему 9 сравнения. Схема 9 сравнения осуществляет сравнение кодов чисел с выхода регистра

6 и входов 4 вычислительного устройства.

Если значение числа, воздействующего на первые входы схемы 9 сравнения, больше значения модуля, поступающего на вторые входы схемы 9 сравнения, m no окончании. сравнения импульс появляется на выходе

"больше" схемы 9 сравнения, если значения указанных чисел равны; то импульс появляется не выходе "Равно" схемы 9 сравнения, в остальных случаях — на выходе "Меньше" схемы 9 сравнения.

Допустим, что значение числа, хранящегося в регистре 6, оказалось меньше значения модуля, поступающего на вход 4 вычислительного устройства. При этом импульс об окончании работы схемы сравнения 9 появляется на выходе "Меньше" схемы 9 сравнения. Далее этот импульс, проходя через элемент 11 ИЛИ, поступает на вход записи регистра 14 и на выход 16 вычислительного устройства. Под действием этого импульса в регистр 14 переписывается содержимое регистра 6. Импульс на выходе 16 сигнала окончания устройстве разрешает чтение результата суммирования, записанного в регистре 14, а также поступление следующего числа на вход 1 числа вычислительного устройства. 8 результате поступления кодов второго числа на первые вхсщы сумматора 5 на его выходах образуется код суммы этого числа с числом, записанным в регистре 6, Этот код через мультиплексор 7 попадает на информационные входы регистре 6, По фронту импульса запуска устройства этот код записывается в регистр 6. Содержимое регистра 6 сравнивается со значением выбранного модуля P. Допустим. что значение содержимого регистра 6 больше значения модуля P. В этом случае схема 9 сравнения выдает импульс на свой выход "больше".

Этот импульс запускает в работу вычитатель

8, который вычитает из значения содержимого регистра 6 значение модуля P. По окончании вычитания вычитатель 8 выдает импульс на свой выход, который, поступая

1737442 заключается в расширении его области при55 на управляющий вход мультиплексора 7, коммутирует с его выходами его вторые входы, а тякже, проходя через элемент ИЛИ 10 записывает содержимое вычитателя 8 в регистр 6. Этот. же импульс, проходя через 5 элемент 11 ИЛИ, переписыввет содержимое регистра 6 в регистр 14 и поступает на выход 16 сигнала окончания устройстве.

При работе схемы 9 сравнения может возникнуть ситуация, когда содержимое реги- 10 стра 6 равно значению модуля Р, действующего на вход 4 вычислительного устройства; В этом случае схема 9 сравнения выдает импульс нв свой выход "Рввно".

Следовэтельно, содержимое регистра 6 15 тождественно равно нулю.по заданному модулю P. Этот импульс, проходя через эле-. мент ИЛИ 11, записывает в регистр 14 содержимое регистра 6 (в денном случае нуль). и поступает нв выход 16 сигнала окон- 20 .. чания устройства. свидетельствуя о том, что

- очередной цикл суммирования закончен.

При поступлвнии кодов следующего числа нв вход 1 числа и импульса запуска нэ вход

3, работа вычислительного устройства про- 25 исходит аналогично описанному. При этом по окончании каждого цикла суммирования на выходах 15 результата вычислительного устройства появляется код суммы, поступивших на его вход 1 чисел, а на выходе 16 30 образуется импульс, свидетельствующий о том, что очередной цикл суммирования закончен и устройство готово принять следующее число для суммирования. Полный цикл накапливающего суммирования начи- 35 нэется от момента подачи импульса на вход

2 вычислительного устройства, при этом каждый раз по окончании суммирования на выходах 16 сигнала окончания устройства появляется сумма всех чисел. коды которых 40 последовательно подаются.на вход 1 устройства (сопровождающихся импульсом запуска, подаваемым на вход 3 устройства) по выбранному модулю Р для данного полного цикла, код которого подается на входы 45

4 устройства, Приход следующего импульса нэ вход 2 устройства означает начало следующего полного цикла накапливающего суммирования, при этом может быть выбрвн любойдругой модуль P путем изме- 50 нения его кодов на входе 4 или же остввлен предыдущий. технико-экономическая эффективность предлагаемого вычислительного устройства менения за счет возможности выполнения нвкапливающего суммирования по заданному модулю P.

Формула изобретения

Вычислительное устройство по произвольному модулю, содержащее регистр памяти, мультиплексор, вычитатель, схему сравнения. с первого по третий элементы .

ИЛИ и регистр результате, причем вход звдания модуля устройства соединен с входом вычитаемого вычитателя и с первым информационным входом схемы сравнения, выход

"Меньше" которой соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом разрешения записи регистра результате, выход которого является выходом реэультвта устройстве, вход запуске которого соединен с.первым входом первого элемента ИЛИ. выход которого соединен с входом разрешения записи регистре пвмяти вход обнуления которого соединен с выходом третьего элемента

ИЛИ, первый вход которого соединен с выходом "Рвано" схемы сравнения, выход разности вычитателя соединен с первым информационным входом мультиплексора, выход которого соединен с информацион- ным входом регистра памяти, о т л и ч а ющ е е с я тем, что, с целью расширения области применения за счет выполнения наквпливающего суммирования, оно содержит сумматор и формироввтель импульсов, причем вход числа устройства соединен с входом первого слагаемого сумматора, выход которого соединен с вторым информационным входом мультиплексора, управляющий вход которого соединен с вторыми входэми первого и второго элемента

ИЛИ и выходом окончания вычитателя, вход звпуска которого соединен с выходом

"Больше" схемы сравнения, вход разрешения которой соединен с выходом формирователя импульсов. вход которого соединен с входом звпуска устройстве. вход обнуления которого соединен с вторым входом третьего элемента ИЛИ, выход регистра памяти соединен с информационным входом. регистра результата, входом уменьшаемого вычитзтеля. входом второго слагаемого сумматора и вторым информационным входом схемы, сравнения. выход "Равно" которой соединен с третьим входом второго элемента ИЛИ, выход которого является. выходом сигнала окончания устройстве,