Многостоповый преобразователь время - код

Многостоповый преобразователь время - код

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в устройствах для автоматизации научных исследований в области ядерной физики, в частности во временных спектрометрах. Устройство содержит генератор 1 тактовых импульсов, формирователь 2 таймерной серии , формирователь 3 импульса перезаписи, счетчик 4 времени, буферный блок 5, состоящий из п регистров 6, блок 7 перезаписи, состоящий из п триггеров 8, п элементов ИЛИ 9. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (si)s G 04 F 10/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4824240/21 (22) 08.05,90 (46) 07.06.92. Бюл. ¹ 21 (71) Ленинградский институт ядерной физики им. Б.П.Константинова (72) Л,B.Âèõàðåâ и Ю.В.Тубольцев (53) 621.318(088.8) (56) Авторское свидетельство СССР

¹- 1190354, кл, G 04 F 10/04, 1983.

Авторское свидетельство СССР

¹ 1061601, кл. G 04 F 10/04, 1982, ». Ж, 1739363 А1 (54) МНОГОСТОПОВЫЙ ПРЕОБРАЗОВАТЕЛЬ ВРЕМЯ-КОД (57) Изобретение может быть использовано в устройствах для автоматизации научных исследований в области ядерной физики, в частности во временных спектрометрах, Устройство содержит генератор 1 тактовых импульсов, формирователь 2 таймерной серии, формирователь 3 импульса перезаписи, счетчик 4 времени, буферный блок 5, состоящий из и регистров 6, блок 7 перезаписи, состоящий из п триггеров 8, и элементов

ИЛИ 9, 1 ил, 1739363

Изобретение относится к оборудованию систем автоматизации научных экспериментов в области ядерной физики и может быть использовано в ряде нейтронно-физических экспериментов и исследованиях в физике высоких энергий, основанных на время-пролетной методике измерений.

Целью изобретения является повышение быстродействия путем сокращения времени перезаписи (мертвого времени преобразователя).

На чертеже представлена функциональная схема предлагаемого преобразователя, Преобразователь содержит генератор 1 тактовых импульсов, формирователь 2 таймерной серии, формирователь 3 импульса перезаписи, счетчик 4 времени, буферный блок 5, состоящий из многоразрядных сдвиговых регистров 6, блок 7 перезаписи, состоящий из и триггеров 8, и элементов

ИЛИ 9.

Выход генератора 1 тактовых импульсов соединен с первыми входами формирователей таймерной серии 2 и импульса перезаписи 3, вторые входы которых подключены соответственно к шинам "Старт" и

"Стоп", счетный вход счетчика 4 времени подключен к выходу формирователя 2 таймерной серии, а вход R соединен с третьим входом формирователя 2 и подключен к шине "Конец измерения", буферный блок 5, состоящий из и многоразрядных сдвиговых регистров 6, D-входы которых соединены с соответствующими выходами счетчика 4 времени, а С-входы подключены к соответ-. ствующим прямым выходам блока 7 перезаписи, выполненного как п-разрядный последовательный счетчик, счетный вход которого соединен с выходом формирователя 3 импульса перезаписи, а инверсные выходы триггеров 8 блока 7 перезаписи подключены к входам соответствующих двухвходовых элементов ИЛИ 9, вторые входы которых подключены к шине "Начальная установка", а выходы соединены с Sвходами триггеров 8 блока 7 перезаписи.

Преобразователь работает следующим образом.

В исходном состоянии триггеры счетчика 4 времени находятся в "0", а триггеры блока 7 перезаписи в состоянии логической

"1". С приходом сигнала "Старт" с выхода формирователя 2 таймерной серии на Свход счетчика 4 времени начинают поступать сигналы, сфазированные с импульсами генератора 1. При получении импульса

"Стоп" на выход формирователя 3 импульса перезаписи выдается сигнал, вызывающий последовательное, по мере своего распро5

30 странения, переключение триггера 8 блока

7 перезаписи из состояния логической "1" в состояние "0", При распространении импульса перезаписи в каждом разряде блока

7 перезаписи происходит его задержка на время, равное задержке переключения триггера этого разряда, Перезапись информации из счетчика 4 времени в буферный блок 5 выполняется поразрядно, по мере распространения импульса перезаписи. Одновременно с загрузкой новой информации в каждом сдвиговом регистре 6 буферного блока 5 производится сдвиг предыдущего содержимого. При переключении триггера

k-ro разряда блока 7 перезаписи из состояния "1" влогический "0" происходит возврат в "1" этого триггера сигналом с его инверсного выхода, задержанным на элементе 9-К

Таким образом, процессы перезаписи и восстановления исходного состояния схемы протекают параллельно, но по мере распространения импульса перезаписи по триггерам блока перезаписи, причем процесс восстановления исходного состояния отстает от процесса перезаписи на время с, выражающееся величиной:

t= rs+ts, где гэ — задержка появления сигнала на входе S;

ts — длительность существования сигнала на входе S, причем

rs =г+г =ts где г — задержка переключения триггера;

Х вЂ” задержка сигнала на элементе

ИЛИ.

Эта задержка времени, существующая между двумя процессами, и является мертвым временем преобразователя.

Использование предлагаемого технического решения позволяет значительно сократить мертвое время преобразователя.

Формула изобретения

Многостоповый преобразователь время-код, содержащий генератор тактовых импульсов, выход которого соединен с первыми входами формирователя таймерной серии и формирователя импульса перезаписи, вторые входы которых подключены соответственно к шинам "Старт" и "Стоп", выход формирователя таймерной серии соединен со счетным входом счетчика времени, Rвход которого соединен с третьим входом формирователя таймерной серии и подключен к шине "Конец измерения", а выходы счетчика времени подключены к соответствующим D-входам буферного блока, выход формирователя импульса перезаписи соединен со счетным входом блока перезаписи, 1739363

15

25

35

45

Составитель Е. Сольвьев

Техред М. Моргентал Корректор А. Осауленко

Редактор Н. Бобкова

Заказ 2003 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 выполненного как и-разрядный последовательный счетчик, прямые выходы которого подключены к соответствующим С-входам буферного блока, отл ич а ю щи йся тем, что, с целью повышения быстродействия, инверсные выходы каждого триггера блока перезаписи подключены к входам соответствующих двухвходовых элементов ИЛИ, вторые входы которых соединены с шиной

"Начальная установка", а выходы этих элементов ИЛИ соединены с S-входами этих же

5 триггеров блока перезаписи, а буферный блок состоит из п многоразрядных сдвиговых регистров,