Программируемый формирователь многочастотного сигнала

Программируемый формирователь многочастотного сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и может быть использовано для формирования сигналов программируемой структуры на основе фазочастотной манипуляции спектральных составляющих. Целью изобретения является уменьшение неравномерности частотных сдвигов гармонических составляющих сложного сигнала программируемой структуры. Программируемый формирователь многочастотного сигнала содержит первый мультиплексор 1, накапливающий сумматор 2, блок 3 постоянного запоминания, цифроаналоговые преобразователи 4, 5 и 8, фильтр 6 нижних частот, формирователь 7 кода адреса, D-триггер 9, счетчики 10 и 11, второй мультиплескор 12, генератор 13 тактовых импульсов, формирователь 14 кода фазы. 13- 14- 3 5 , , 10- 8, 13 , 1 , , , , , , 9- 1, . 9- 16 11- 12. Формирователь позволяет обеспечить задание различных номиналов частот и фазовых приращений для формирования различных структур сложного сигнала. 8 ил. 00 С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1739472 Al (19) (11) (s1)s Н 03 В 19/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4738974/09 (22) 22,09.89 (46) 07,06.92. Бюл, N. 21 (75) И,Ю.Боронов, В.А.Компанеец и А,Б.Ордынский (53) 621,373.42(088,8) (56) Авторское свидетельство СССР

¹ 1406708, кл, Н 03 В 19/00, 12.01.87. (54) ПРОГРАММИРУЕМЫЙ ФОРМИРОВАТЕЛЬ МНОГОЧАСТОТНОГО СИГНАЛА (57) Изобретение относится к радиотехнике и может быть использовано для формирования сигналов программируемой структуры на основе фазочастотной манипуляции спектральных составляющих, Целью изобретения является уменьшение неравномерности частотных сдвигов гармонических составляющих сложного сигнала программируемой структуры. Программируемый формирователь многочастотного сигнала содержит первый мультиплексор 1, накапливающий сумматор 2, блок 3 постоянного запоминания, цифроаналоговые преобразователи 4, 5 и 8, фильтр 6 нижних частот, формирователь 7 кода адреса, D-триггер 9, счетчики 10 и 11, второй мультиплескор 12, генератор 13 тактовых импульсов, формирователь 14 кода фазы. 13- 14- 3 -2- 5

4-»8-«6, 13-»10- 9- 11-»7-«14 2, 10- 8, 13 -»11- 9-» 12-+ 8, 1 -«2, 1-» 5, I — 4, 5-«8, 16 -«3, 14-» 3, 9-» 1, 9-: 10, 9- 16 11-« 12, Формирователь позволяет обеспечить задание различных номиналов частот и фазовых приращений для формирования различных структур сложного сигнала. 8 ил.

1739472

Изобретение относится к радиотехнике и может использоваться для формирования сигналов программируемой структуры на основе фазочастотной манипуляции спектральных составляющих, Целью изобретения является уменьшение неравномерности частотных сдвигов гармонических составляющих сложного сигнала программируемой структуры.

На фиг, 1 приведена структурная электрическая схема программируемого формирователя многочастотного сигнала; на фиг. 2 и 3 — структурные электрические схемы формирователя кода адреса; на фиг, 4 — алгоритм работы формирователя кода фазы; на фиг. 5 — 8 — временные диаграммы, поясняющие работу программируемого формирователя многочастотного сигнала.

Программируемый формирователь многочастотного сигнала содержит первый мул ьтиплексор 1, накапливающий сумматор (НС) 2, блок 3 постоянного запоминания (БПЗ), второй цифроаналоговый преобразователь (ЦАП) 4, третий цифроаналоговый преобразователь (ЦАП) 5, фильтр 6 нижних частот (ФНЧ), формирователь 7 кода адреса, первый цифроаналоговый преобразователь (ЦАП) 8, D-триггер 9, первый 10 и второй 11 счетчики, второй мультиплексор

12, генератор 13 тактовых импульсов (ГТИ), формирователь 14 кода фазы. Формирователь 14 кода фазы, Формирователь 14 кода фазы (фиг. 2) содержит первый, второй, N-й накопитель 151, 152„„, 15N кода фазы, приемопередатчик 16, первый регистр 17 памяти, селектор 18 адреса, второй регистр

19 памяти, мультиплексор 20. Формирователь 7 кода адреса (фиг, 3) содержит регистр

21 памяти, первый 22 и второй 23 мультиплексор и дешифратор 24, Программируемый формирователь многочастотного сигнала работает следующим образом.

В исходном состоянии на вход сигнала

"Пуск" (фиг. 1) поступает сигнал, по которому производится: установка на информационном входе 0-триггера 9 уровня логической "1" и переход его в нулевое состояние, установка второго счетчика 11 по входу разрешения в статический режим (режим, при котором в счетчике не производится подсчет счетных импульсов), установка по входу разрешения мультиплексора 23 (фиг. 3) в режим запрещения передачи информации со входа на выход. Сигнал с прямого выхода D-триггера 9 (уровень логического "0") поступает на вход обнуления второго счетчика 11 и является для него пассивным, на управляющий вход первого мультиплексора 1, по которому производит5

10 ся перевод его в неактивное состояние, и управляющий вход дешифратора 24 и переводит его в активное состояние, Сигнал с инверсного выхода D-триггера 9 (уровень логической "1") устанавливает по входу обнуления первый счетчик 10 в нулевое состояние, а по входу разрешения второй мультиплексор 12 переводится в неактивное состояние, В процессе программирования выполняются следующие операции.

С входа сигнала задания управляющих констант на управляющий вход "Выбор,устройства" селектора 18 адреса (фиг. 2) посту15 пает сигнал обращения, который переводит его в активное состояние: на адресный вход селектора 18 адреса поступает адресная информация, на выходе формируется сигнал управления "Выбор кристалла" и активизи20 рует один из регистров (19 или 21). Одновременно с этим по входу сигнала задания управляющих констант поступает информация, которая имеет следующее содержание: в первый регистр 17 записывается информа25 ция, с помощью которой производится мультиплексирование входных сигналов через мультиплексор 20, вторая информационная составляющая обеспечивает управление мультиплексором 23, который

30 мультиплексирует на адресный входдешиф- ратора 24 информацию или от первого регистра 17, или от второго счетчика 11, а третья информационная составляющая обеспечивает управление приемопередатчиком 16, 35 переведя его в режим передачи информации с входа на входы-выходы накопителей

15, во второй регистр 19 записывается код микрокоманды, которая выполняется в накопителях 15, а регистр 21 записывается

40 информация, определяющая номер и количество частотообразующих каналов. накопителей 15, формирователя 14. С приходом на вход сигнала задания управляющих констант сигнала "Запись" (сопровождающий

45 сигналы "Выбор устройства", адреса и информации) выполняется операция записи в соответствующем регистре, Указанные сигналы обеспечивают выполнение режима программирования устройства (фиг. 4), на

50 котором приняты следующие обозначения:

МК-микрокоманда; RESET — микрокоманда, результатом выполнения которой является установка всех внутренних элементов памяти сумматоров 20 приращений в исходное

55 состояние; CS — сигнал, обеспечивающий выполнение микрокоманды; OPR — микрокоманда, выполнение которой обеспечивает запись с входа сигнала задания управляющих констант, через приемопередатчик 16 (шина данных О) констант i в соответству1739472 ющий регистр R К накопителей. 15; R, К— регистры общего назначения (индексы "1" и

"К" обозначают номер регистра и номер накопителей 15 соответственно); A j — константа, которая записывается в йь К, и является исходной величиной фазового приращения в выходном сигнале; WR — регистр-аккумулятор 15 накопителя, который выполняет функцию хранения промежуточных результатов выполняемых операций; 10

WR + ЬфМЙ вЂ” Л J) — операция сложения (вычитания) содержимого регистра-аккумулятора с константой Aj, хранящейся в регистре Вь К; D — вход-выход накопителя 15;

STB — сигнал кавитирования выдачи данных 15 на шину данных; "1" — принятие положительного решения; "0" — принятие отрицательного решения.

Программирование формирователя 14 выполняется по алгоритму (фиг, 4). Во вто- 20 рой регистр 19 записывается код МК

"RESET", который поступает на вход микрокоманды всех напопителей 15, в первый регистр 17 записывается число, которое передается через информационный вход 25 мультиплексора 22 на адресный вход дишифратора 24, на К-м выходе которого формируется сигнал CS и производится выполнение MK "RESET", Формирование N сигналов на выходах дешифратора 24 обес- 30 печивает установку N накопителей 15 в начальное состояние. Далее, во второй регистр 19 записывается команда МК OPR, в которой содержится адрес регистра общего назначения Ri, К. С входа сигнала задания 35 управляющих констант через приемопередатчик 16 на вход-выход накопителей 15 поступает число (константа h j) и по сигналам

Cf и "Запись" осуществляет запись h j e 1-й регистр К-го накопителя 15к. Если необхо- 40 димо записать другую константу в этот же накопитель 15к, то процедура выполнения алгоритма повторяется, но при этом необходимо записать во второй регистр 19 МК OPR с другим значением R, К, а далее алгоритм 45 повторяется. При программировании других накопителей 15 (изменение индекса "К") алгоритм остается прежним, а переменными будут индексы "j" и "К" в MK OPR u входная адресная информация дешифрато- 50 ра 24 (вторая информационная составляющая первого регистра 17). После записи констант h J в соответствующие регистры Ri, К накопителей 15 формирователь готов к работе. 55

В рабочий режим программируемый формирователь многочастотного сигнала переходит при поступлении на вход сигнала

"Пуск" сигнала с уровнем напряжения логического "0". В этом случае мультиплексор 23 переходит в режим передачи информации и в зависимости от состояний на адресном и информационном входах на выходе может присутствовать сигнал с уровнем логического "0" или "1". Механизм совместной работы регистра 21, мультиплексора 23 и ПЗУ 3 заключается в том, что результат обработки

К-го накопителя 15к при наличии "1" в К-м разряде регистра 21 поступает на второй адресный вход ПЗУ 3, из которого считывается информация, описывающая функцию выходного сигнала.. Если в соответствующем разряде регистра 21 записан "0", то из

БПЗ 3 считывается страница с нулевой информацией. Наряду с этим сигнал "Пуск" переводит второй счетчик 11 по входу разрешения в активный режим, так как в режим подсчета тактовых импульсов и одновременно на информационный вход 0-триггера

9 поступает сигнал с уровнем логического

"0", Рабочий режим устройства, помимо сигнала "Пуск", обеспечивается необходимой информацией, в регистр 21 записывается число, разряды с уровнем логической "1" которого обеспечивают преобразование выходных чисел накопителей 15 в БПЗ 3 в необходимую функцию; в первый регистр 17 записывается число, которое обеспечивает установку в третье состояние приемопередатчика 16, переключение мультиплексора

20 в режим передачи сигналов от ГТИ 13 и мультиплексора 20 в режим передачи выходных числовых госледовательностей от второго счетчика 11, во второй регистр 19 записывается код микрокоманды, которая выполняется в накопителях 15. В соответствии с алгоритмом работы (фиг. 4). процесс формирования частотных характеристик выходного сигнала описывается многопетлевой структурой. После подачи на вход сигнала "Пуск" структурой, состоящей из второго счетчика 11, мультиплексора 23 и дешифратора 24, формируются сигналы CS, которые обеспечивают выполнение микрокоманды в накопителях 15. Выполнение микрокоманды сопровождается выдачей результата на второй адресный вход ПЗУ 3 и сохранение в WR. Если процесс продолжается, то определяется необходимость изменения МК, адреса R>, К, если нет, то определяется условие необходимости изменения hj, если нет, то возврат на формирование сигналов CS. Используемый алгоритм работы позволяет формировать программно ориентированную структуру выходного сигнала, Характерной особенностью работы программируемого формирователя много1739472 частотного сигнала является возможность получения в одном цикле множества значений каждой составляющей многочастотного сигнала. Цикл — зто интервал времени, в течение которого выполняются соответствующие операции в каждом накопителе 15 и преобразования во всех ЦАП. В каждом такте цикла информация от К-го накопителя 15, поступает на мультиплексор 23, На первый адресный вход ПЗУ 3 поступает информация от регистра 21, которая указывает номер страницы в каждом такте цикла, В НС 2 в течение каждого цикла накапливается информация от каждого(если он выбран) накопителя 15. В процессе выполнения соответствующей операции в последнем накопителе 15N на выходе переноса второго счетчика 11 формируется сигнал, который переключает D-триггер 9 в нулевое состояние.Инверсный сигнал D-триггера 9 переводит в активный режим первый счетчик 11, первый 1 и второй 12 мультиплексоры. В следующем такте цикла выполняются следующие операции. Двоичная последовательность на информационном выходе первого счетчика 10 создает условие формирования на в ходах первого мультиплексора 1 серию импульсов, которые обеспечивают разнесенную во времени запись результата накопления НС 2 в регистр третьего ЦАП 5, с второго выхода которого сигнал в аналоговой форме поступает на второй вход опорного напряжения первого ЦАП 8, Аналоговая величина предыдущего цикла преобразования с выхода второго ЦАП 6 поступает на первый вход опорного напряжения первого ЦАП 8. Двоичная числовая последовательность с выхода второго счетчика 11 поступает через второй мультиплексор 12 на вход первого ЦПА 8 и формирует на его выходе сигнал (фиг, 5 а, б, в). В первом

ЦАП 8 производятся преобразование между уровнями опорных напряжений, поступающих от второго ЦАП 6 и третьего ЦАП 5, и фиксация выходного уровня; по завершении преобразования в первом ЦАП 8 осуществляется запись цифрового кода последнего цикла из регистра третьего ЦАП

5 в регистр второго ЦАП 6: обнуление НС 2, После указанных действий на выходе переноса первого счетчика 10 формируется сигнал, по которому D-триггер 9 устанавливается в единичное состояние и начинается новый цикл, При выполнении такого алгоритма переходные процессы в третьем 5 и втором 6 ЦАП (формирование выбросов напряжения) на уровне выходного сигнала первого ЦАП 8 не оказывает влияния, т,е. производится алгоритмическая фильтрация, что существенно сказывается

55 на чистоте сигнала, Выходной сигнал первого ЦАП 8 поступает на ФНУ 6, с выхода которого поступает на выход программируемого формирователя многочастотного сигнала, На фиг. 6 — 8 в качестве примеров представлены эпюры двухчастотного сигнала на основе пилообразных канал ьн ых сигналов, двенадцатичастотного сигнала, использующего синусоидальные составляющие, двухчастотного сигнала, содержащего пилообразную и синусоидальную составляющие, Формула изобретения

1. Программируемый формирователь многочастотного сигнала, содержащий генератор тактовых импульсов, первый и второй счетчики, первый и второй цифроаналоговые преобразователи, блок постоянного запоминания, накапливающий сумматор и фильтр нижних частот, при этом первый выход генератора тактовых импульсов соединен с тактовым входом первого счетчика, выход первого цифроаналогового преобразователя соединен с входом фильтра нижних частот, отличающийся тем, что, с целью уменьшения неравномерности частотных сдвигов гармонических составляющих сложного сигнала программируемой структуры, введены D-триггер, первый и второй мультиплексоры, формирователь кода фазы, формирователь кода адреса и третий цифроаналоговый преобразователь, при атом второй выход генератора тактовых импульсов соединен с тактовым входом второго счетчика и входом формирователя кода фазы, выход переноса второго счетчика соединен с входом синхронизации D-триггера, S-вход которого соединен с выходом переноса первого счетчика, прямой выход

D-триггера соединен с входом обнуления первого счетчика и управляющим входом второго мультиплексора, инверсный выход

0-триггера соединен с входом обнуления второго счетчика, управляющим входом первого мультиплексора и адресным входом формирователя кода адреса, первый и второй выходы которого соединены соответственно с входом выбора канала формирователя кода фазы и первым адресным входом блока постоянного запоминания, информационный выход первого счетчика соединен с адресным входом первого мультиплексора, первый, второй, третий и четвертый выходы которого соединены соответственно с входом обнуления накапливающего сумматора, с входом записи третьего цифроаналогового преобразователя, с входом записи второго цифроаналогового преобразователя и входом записи первого цифроаналогового преобразовате1739472

10 ля, информационный выход второго счетчика соединен с первым информационным входом формирователя кода адреса и информационным входом второго мультиплексора, выход которого соединен с входом первого цифроаналогового преобразователя, первый выход формирователя кода фазы соединен с вторым адресным входом блока постоянного запоминания и входом формирователя кода адреса, второй выход формирователя кода фазы соединен с тактовым входом накапливающего сумматора, информационный вход и выход которого соединены соответственно с выходом блока постоянного запоминания и входом третьего цифроаналогового преобразователя, первый и второй выходы которого соединены соответственно с входом второго цифроаналогового преобразователя и первым входом опорного напряжения первого цифроаналогового преобразователя, выход второго цифроаналогового преобразователя соединен с вторым входом опорного напряжения первого цифроаналогового преобразователя, D-вход D-триггера соединен с входом разрешения счета второго счетчика и входом разрешения формирователя кода адреса и является входом сигнала пуска программируемого формирователя многочастотного сигнала, второй информационный вход формирователя кода адреса соединен с информационным входом формирователя кода фазы и является входом сигнала задания управляющих констант и ро грэмми руемого формирователя многочастотного сигнала, вход опорного напряжения третьего цифроаналогового преобразователя соединен с входом опорного напряжения второго цифроаналогового преобразователя и является входом опорного напряжения программируемого формирователя многочастотного сигнала, второй информационный вход второго мультиплексора является входом сигнала информации программируемого формирователя многочастотного сигнала.

2. Формирователь по п. 1, о т л и ч а юшийся тем, что формирователь кода фазы содержит первый и второй регистры памяти, мультиплексор, селектор адреса, приемопередатчик, а также первый, второй, ..., N-й накопители кода фазы, при этом информационный выход первого регистра памяти соединен с адресным входом мультиплексора, первый и второй выходы селектора адреса соединены соответственно с управ5

55 ляющим входом первого регистра памяти и управляющим входом второго регистра памяти, информационный выход которого соединен с входами микрокоманд первого, второго,..., N-ro накопителей кода фазы, выход мультиплексора соединен с входом записи второго регистра памяти, выход первого регистра памяти соединен с уйравляющим входом приемопередатчика, входы выбора каналов первого, второго,..., N-ro накопителей кодов фазы объединены и являются входом выбора канала формирователя кода фазы, стробирующий вход мультиплексора является входом формирователя кода фазы, информационный вход мультиплексора соединен с информационными входами первого и второго регистров памяти, информационным входом приемопередатчика и адресно-управляющим входом селектора адреса и является информационным входом формирователя кода фазы, пЕрвые входы первого, второго,..., N-го накопителей кода фазы соединены с первым выходом мультиплексора, реверсивные входы первого, второго,..., N-ro накопителей кода фазы соединены с выходами селектора адреса, первого регистра памя1и и приемопередатчика и являются первым выходом формирователя кода фазы, второй выход мультиплексора соединен с вторыми входами первого, второго,..., N-го накопителей кода фазы и является вторым выходом формирователя кода фазы.

3, Формирователь по пп. 1 и 2, о т л и— ч а ю шийся тем, что формирователь кода адреса содержит регистр памяти, дешифратор, первый и второй мультиплексоры, при этом выход первого мультиплексора соединен с информационным входом дешифратора, управляющий вход и информационный выход которого являются соответственно адресным входом и первым выходом формирователя кода адреса, информационный вход второго мультиплексора соединен с выходом регистра памяти, информационный вход которого является вторым информационным входом формирователя кода адреса, вход записи регистра памяти соединен с адресно-информационным входом первого мультиплексора и является входом формирователя кода адреса, адресный вход, вход разрешения и выход второго мультиплексора являются соответственно первым информационным входом, входом разрешения и вторым выходом формирователя кода адреса.

1739472

1739472

Риг.4

1739472

Г(i (Г

Г

Г!

V (Г

Г . (I

f

) Г ( /

/ ( ( ( ( ( (,(Г ,/

/uz + (I Цйп5 (I ЦИПКО

/

1

1739472

1 1 ! I

Составитель А.Мышакин

Редактор Н.Лазаренко Техред М.Моргентал Корректор С.Черни

Заказ 2008 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

II,Ь ф Р1 !

q Л