Устройство для контроля случайных процессов с помехами

Устройство для контроля случайных процессов с помехами

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике, предназначенной для контроля за протеканием случайных процессов, смешанных с помехами. Устройство содержит три блока оперативной памяти, три сумматора, два блока деления, задатчик количества выборок, генератор тактовых импульсов блок умножения, блок управления и блок анализа результатов контроля и обеспечивает повышение производительности и качества контроля за счет автоматического задания количества циклов обработки информации о случайном процессе в зависимости от его информационностатистических характеристик. 3 з п ф-лы, 6 ил

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 15/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4772194/24 (22) 22.12.89 (46)) 15.06,92, Бюл, N 22 (71) Киевский политехнический институт им.

50-летия Великой Октябрьской социалистической революции и Хозрасчетный центр научно-технических услуг "Кварк" при Украинском республиканском правлении Научно-технического общества радиотехники, электроники и связи им.А.С.Попова (72) А,Ф.Рева, В,В.Волевач, Н.Ф.Осауленко, Н.Н.Демченко, А.А.Рева и А.P.Ïàâëåíêo (53) 621.396(088,8) (56) Авторское свидетельство СССР

М 1141423, кл. G 06 F 15/46, 1983.

Авторское свидетельство СССР

N 1550535, кл. 6 06 F 15/46, 1988.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой обработки информации о состоянии объекта, поступающей в виде совокупности случайкых процессов с помехами, Известно устройство для контроля случайных процессов с помехами.

Однако указанное устройство осуществляет удаление недостоверных значений в выборках ограниченного обьема, что приводит к потере информации о контролируемом процессе в моменты времени, соответствующие исключаемым значениям, и, следовательно, к невысокой достоверности результатов контроля при сильном искажении контролируемых параметров помехами., Б0„„1741157 А1 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СЛУЧАЙНЫХ ПРОЦЕССОВ С ПОМЕХАМИ (57) Изобретение относится к вычислительной технике, предназначенной для контроля за протеканием случайных процессов, смешанных с помехами. Устройство содержит три олока оперативной памяти, три сумматора, два блока деления, задатчик количества выборок, генератор тактовых импульсов. блок умножения, блок управления и блок анализа результатов контроля и обеспечивает повышение производительности и качества контроля за счет автоматического задания количества циклов обработки икформации о случайном процессе в зависимости от его информационностатистических характеристик. 3 з.п. ф-лы, 6 ил.

Известно также устройство для контроля случайных процессов с помехами, содержащее последовательно соединенные первый блок памяти. первый блок суммирования и первый блок деления, а также блок умножения, второи блок суммирования, второй блок деления, счетчик, второй и третий блок памяти, третий блок суммирования, задатчик числа опрашиваемых датчиков, геке- . ратор тактовых импульсов, делитель частоты, соединенный первым управляющим выходом с первыми управляющими входами первого блока деления, второго блока памяти и со счетным входом счетчика. вторым управляющим выходом — с первыми управляющими входами первого и третьего блоков памяти, третьим управляющим выходом — с BTopbIMvl управляющими входа1741157 ми первого, второго и третьего блоков памяти, четвертым управляющим выходом — с третьим управляющим входом первого блока памяти, а командным выходом — с входами разрешения обработки сигналом блоков памяти с первого по третий и третьего блока суммирования, информационные вход и выход которого подключены соответственно к второму информационному выходу первого блока памяти и к информационному входу третьего блока памяти; входы первого и второго сомножителей и выход блока умножения связаны соответственно с выходами третьего блока памяти и второго блока деления и с вторым информационным входом первого блока памяти, первый информационный вход которого подключен к входу устройства, кодовый выход счетчика соединен с адресными входами первого и второго блоков памяти, вход делителя и выход первого блока деления подключены соответственно к выходу задатчика числа опрашиваемых датчиков параметра и к информационному входу второго блока памяти, первый и второй информационные выходы второго блока памяти соединены соответственно с выходом устройства и с входом делимого второго блока деления. вход делителя которого связан с выходом второго блока суммирования, вход которого подсоединен к третьему информационному выходу второго блока памяти.

Известное устройство осуществляет многоразовое накапливание и значений измеряемого параметра в m выборках с оптимизацией этих значений, учитывающей их статистические и энергетические характеристики и осуществляемой после каждого цикла накапливания для увеличения отношения сигнал — помеха при контроле случайного процесса.

Недостатком известного устройства является использование фиксированного количества циклов накапливания значений контролируемого параметра (циклов обработки информации), что приводит к необходимости корректировки указанной величины в зависимости от информационно-статистических характеристик контролируемого процесса.

Цель изобретения — повышение производительности и качества контроля за счет автоматического задания количества циклов обработки информации о случайном процессе в зависимости от его информационно-статистических характеристик.

Поставленная цель достигается тем, что в устройство для контроля случайных процессов с помехами, содержащее три блока оперативной памяти, три сумматора, два

55 блока деления, задатчик количества выборок, генератор тактовых импульсов и блок умножения, вход первого сомножителя которого соединен с выходом второго блока деления, вход второго сомножителя — с выходом второго блока оперативной памяти, а выход — с первым информационным входом первого блока оперативной памяти, выход которого связан с информационным входом второго сумматора, выход которого подключен к входу делимого первого блока деления, вход делителя которого соединен с выходом згдатчика числа выборок, а выход — с информационными входами третьего сумматора и третьего блока оперативной памяти, первый выход которого связан с входом делимого второго блока деления, вход делителя, которого подключен к выходу третьего сумматора, информационный вход второго блока оперативной памяти соединен с выходом первого сумматора, введены блок управления и блок анализа результатов контроля, выход которого соединен с входом остановки блока управления, а информационный вход — с выходом второго блока деления, вход задания знака произведения блока умно>кения связан со знаковым выходом первого блока оперативной памяти, второй информационный вход которого и информационный вход первого сумматора подключены к информационному входу устройства, выход генератора тактовых импульсов соединен с тактовым входом блока управления, второй выход третьего блока оперативной памяти служит информационным выходом устройства, адресные выходы блока управления соединены с адресными входами всех блоков оперативной памяти, а управляющие выходы — с управляющими входами всех блоков оперативной памяти, сумматоров, блоков деления, блока умножения и блока анализа результатов контроля, вход запуска блока управления является входом запуска устройства.

Работа устройства основана на том, что с помощью введенных дополнительных блоков производится оценка величины уменьшения энтропии выборки усредненных значений (текущих результатов контроля), полученной в данном цикле обработки информации, по сравнению с энтропией аналогичной выборки в предыдущем цикле: ЛН

= Нк — Нк-1, где Нк — значение энтропии для

К-го цикла обработки, Циклы обработки информации повторяются до тех пор, пока величина Л Н не достигнет предварительно установленного значе1741157 ния энтропии е, т.е, при Л Н < e процесс обработки завершается.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 — структурная схема блока анализа результатов контроля; на фиг. 3 — структурная схема блока управления; на фиг. 4 — 6 — диаграммы синхронизации работы блоков устройства, Устройство для контроля случайных процессов с помехами содержит входную шину 1 устройства, связанную с информационными входами первого блока 2 оперативной памяти и сумматора 3, выход которого первой шиной 4 соединен с информационным входом второго блока 5 оперативной памяти, информационный выход первого блока 2 оперативной памяти второй шиной 6 связан с входом второго сумматора

7, подключенного своим выходом через третью шину 8 к входу делимого первого блока 9 деления, вход делителя которого соединен четвертой шиной 10 с выходом задатчика 11 количества выборок, а выход— пятой шиной 12 с информационными входами третьего блока 13 оперативной памяти и третьего сумматора 14, первый информационный выход третьего блока 13 оперативной памяти связан с выходной шиной 15 устройства, а второй информационный выход через шестую шину 16 подключен к входу делимого второго блока 17 деления, вход делителя которого седьмой шиной 18 соединен с выходом третьего сумматора 14, а выход — восьмой шиной 19 связан с информационным входом блока 20 анализа результатов контроля и входом первого сомножителя блока 21умножения, вход второго сомножителя которого девятой шиной

22 соединен с выходом второго блока 5 оперативной памяти, вход задания знака произведения блока 21 связан со знаковым выходом первого блока 2 оперативной памяти, а выход — через десятую шину 23 подключен к другому информационному входу блока 2, вход остановки и тактовый вход блока 24 управления соединены соответственно. с выходами блока 20 анализа результатов контроля и генератора 25 тактовых импульсов, управляющие выходы блока 24 шиной 26 соединены с управляющими входами блоков 2, 3, 5, 7, 9, 13, 14, 17, 20 и 21, выход адреса выборки блока 24 управления связан шиной 27 с соответствующими адресными входами. первого 2 и второго 5 блоков оперативной памяти. а выход адреса отсчета — шиной 28 с соответствующими адресными входами первого 2 и третьего 13 блоков оперативной памяти, 10

Устройство имеет два режима работы:

"Ввод-вывод информации" и "Обработка информации".

В режиме "Ввод-вывод информации" устройство работает следующим образом.

На входную шину 1 подаются измеренные через определенные интервалы времени и оцифрованные отсчеты Xi(t ) каждой из m выборок значений контролируемого параметра (Х (т) — значение параметра в i-й момент времени для j-й выборки), которые фиксируются в первом блоке 2 оперативной памяти, а также поступают на информационный вход первого сумматора 3, где для каждой j-й выборки производится операция накапливания ее отсчетов и

S;= g Х>(с), j =1,2, ..., m.

Полученные m результатов S> с выхода сумматора 3 по шине 4 подаются íà информационный вход второго блока 5 оперативной памяти, где производится запись этих значений.

В описываемом режиме осуществляется также выдача результатов контроля, полученных в режиме "Обработка информации", с первого выхода третьего блока 13 оперативной памяти на выходную шину 15 устройства.

Режим "Обработка информации" состоит из этапов 1 и 2. На зтапе 1 работа устройства заключается в следующем, Значения

Xi(ti) с информационного выхода первого блока 1 оперативной памяти по шине 6 поступают на информационный вход второго сумматора 7, где вычисляется сумма соответствующих i-x значений всех m выборок

С выхода сумматора 7 результаты суммирования Я по шине 9 подаются на вход делимого первого блока 9 деления, на вход делителя которого по шине 10 с выхода задатчика 11 количества выборок поступает значение величины m, В блоке 9 деления определяются средние значения каждого го отсчета

M(X(t;)) = —, i = 1, 2, „„и.

Полученные средние значения М(Х()) с выхода блока 9 по шине 12 подаются на информационные входы третьего блока 13

1741157 оперативной памяти (здесь производится их запись) и третьего сумматора 14, где эти значения накапливаются;

Этап 2 режима "Обработка информации" происходит следующим образом. Вычисленные на этапе 1 значения M(X(ti)) и Sg соответственно с второго выхода блока 13 по шине 16 и с выхода сумматора 14 по шине

18 поступают на входы делимого и делителя второго блока 17 деления. В этом блоке определяются значения

I M(x9 с )) S

С выхода блока 17 значения Р по шине

19 подаются на информационный вход блока 20 анализа результатов контроля и вход первого сомножителя блока 21 умножения, на вход второго сомножителя которого по шине 22 поступают значения SI с выхода второго блока 5 оперативной памяти. В блоке 21 производится модификация исходных отсчетов XI(cI) в соответствии с выражением

=1,2,...,п, Информация о знаке э19п(Х1(ц)), (т,е, старший двоичный разряд величины Х1(), представленной в дополнительном коде) передается на вход задания знака произведения блока 21 со знакового выхода блока

2.

Модифицированные значения X> (ti) r.

I выхода блока 21 умножения по шине 23 поступают на второй информационный вход 40 первого блока 2 оперативной памяти и замещают соответствующие исходные значения XI(ti), находящиеся в этом блоке, Этапы 1 и 2 составляют один цикл обработки информации, общее количество таких циклов определяется в блоке 20 анализа результатов контроля в соответствии с информационно-статистическими характеристиками результата обработки — значений

М(Х(т )), получаемых в каждом цикле.

Блок 20 анализа результатов контроля (фиг. 2) содержит вычислительный узел 29. вход которого подключен к информацион ному входу блока, а выход через шину 30 подключен к информационному входу сумматора 31, выход которого соединен с шиной 32 с входом вычитаемого узла 33 вычитания и информационным вхОдом узла

34 оперативной памяти, связанного своим выходом через шину 35 с входом уменьшаемого узла 33 вычитания, выход которого шиной 36 соединен с вторым информационным входом узла 37 сравнения, первый информационный вход которого через шину 38 подключен к выходу задатчика 39, предельного значения приращения энтропии, выход узла 37 сравнения является выходом блока, управляющие входы блока шиной 26 соединены с входами разрешения сумматора 31, узла 33 вычитания и узла 37 сравнения с входами управления записью и считыванием узла 34 оперативной памяти, вычислительный узел 29 выполнен в виде узла постоянной памяти.

Блок 20 анализа результатов контроля работает следующим образом. Значения P с выхода второго блока 17 деления по шине

19 поступают на вход вычислительного узла

29 (адресный вход узла постоянной памяти).

Любой возможной величине a Pi в этом узле ставится в соответствие результат выражения -Pi tog2 Р, который с выхода узла 29 по шине 30 подается на вход сумматора 31, где производится вычисление энтропии для К-го цикла обработки информации

Нк = > Р; logy Pi

Полученная величина энтропии Нк с выхода сумматора 31 поступает по шине 32 на вход вычитаемого узла 33 вычитания и на информационный вход узла 34 оперативной памяти с выхода которого по шине 35 на вход уменьшаемого узла ЗЗ вычитания подается величина Нк-<, полученная в предыдущем (К-1)-м цикле обработки информации. Разность ЛН = Нк - Нк-1 с выхода узла 33 поступает на второй информационный вход узла 37 сравнения, на первый информационный вход которого по шине 38 подается предельное значение приращения энтропии с выхода задатчика 39. В том случае, если Л Н e, то на выходе узла 37 сравнения вырабатывается сигнал приращения обработки информации, поступающий на вход остановки блока 24 управления.

Блок 24 управления (фиг. 3) синхронизирует работу устройства.в каждом из описанных режимов и содержит триггер 40, два задатчика 41 и 42 адресов микрокоманд, коммутатор 43, узел 44 памяти микрокоманд, делитель 45 частоты и три счетчика

46 — 48, выход первого счетчика 46 соединен с шиной 49 с адресным входом узла 44 памяти микрокоманд, группа выходов которого соединена с управляющими выходами блока. формирующими шину 26, а два выхо1741157

5

15

20 да связаны с входом разрешения загрузки первого счетчика 46 и с первым информационным входом коммутатора 43, второй и третий информационные входы которого подключены к выходам старших разрядов второго 47 и третьего 48 счетчиков, выходы коммутатора 43 соединены со счетными входами второго 47 и третьего 48 счетчиков, выходы которых служат адресными выходами блока, управляющий вход коммутатора

43, прямой вход запуска первого задатчика

41 адресов микрокоманд и инверсный вход запуска второго задатчика 42 адресов микрокоманд связаны с прямым выходом триггера 40, единичный и нулевой входы которого подключены соответственно к входам запуска и остановки блока, выходы задатчиков 41 и 42 адресов микрокоманд соединены шиной 50 с установочными входами первого счетчика 46, счетный вход которого связан с выходом делителя 45 частоты, вход которого связан с тактовым входом блока.

Запуск режима "Обработка информации" осуществляется подачей внешнего управляющего импульса на единичный вход триггера 40, который в этом случае разрешает выдачу адреса микрокоманды, соответствующей началу этапа 1 этого режима, с выхода первого задатчика 41 по шине 50 на вход параллельной загрузки первого счетчика 46, на тактовый вход счетчика 36 поступает последовательность импульсов с выхода делителя 45 частоты, который задает требуемую скорость обработки информации.

После того, как в счетчик 46 при активном соотношении его входа разрешения загрузки будет занесен адрес первой микрокоманды режима "Обработка информации", на группу выходов узла 44 памяти микрокоманд начинается выдаваться последовательность управляющих сигналов (микрокоманд), соответствующих данному режиму работы.

Микрокоманда, выполняемая в данном режиме последней, задает со второго управляющего выхода узла 44 сигнал разрешения загрузки счетчика 46, обеспечивая тем самым возврат к началу командной последовательности одного из режимов работы устройства (таким образом формируется цикличность работы).

Первый управляющий выход узла 44 является тактирующим для второго и третьего счетчиков 47 и 48, выходы которых формируют соответственно шину 27 адреса выборки, связанную с блоками 2 и 5, и шину 28 адреса отсчета, связанную с блоками 2 и 13 оперативной памяти.

Порядок выдачи адресов выборки и отсчета (фиг. 4 — 6) в зависимости от режима работы устройства задается коммутатором

43, управляемым триггером 40. В режиме

"Ввод-вывод информации" коммутатор 43 пропускает тактовую последовательность с выхода узла 44 на вход третьего счетчика 48 и соединяет выход старшего разряда этого счетчика с входом второго счетчика 47. В режиме "Обработка информации" тактовая последовательность поступает на вход второго счетчика 47, а выход старшего разряда последнего — на вход третьего счетчика 48, При подаче управляющего импульса с выхода .блока 20 анализа результатов контроля на нулевой вход триггера 40 адрес микрокоманды на шине 48 устанавливается вторым задатчиком 42, после загрузки этого адреса в счетчик 47 начинается выполнение последовательности микрокоманд, соответствующий режиму "Ввод -вывод информации". Работа устройства в этом режиме продолжается до тех пор, пока на единичный вход триггера 40 вновь не поступит импульс запуска режима "Обработка информации".

Формула изобретения

1. Устройство для контроля случайных процессов с помехами, содержащее три блока оперативной памяти, три сумматора, два блока деления, задатчик количества выборок, генератор тактовых импульсов и блок умножения, вход первого сомножителя которого соединен с выходом второго блока деления, вход второго сомножителя — с выходом второго блока оперативной памяти, а выход — с первым информационным входом первого блока оперативной памяти, выход которого связан с информационным входом второго сумматора, выход которого подключен к входу делимого первого блока деления, вход делителя которого соединен с выходом задатчика числа выборок, а выход — с информационными входами третьего сумматора и третьего блока оперативной памяти, первый выход которого связан с входом делимого второго блока деления, вход делителя которого подключен к выходу третьего сумматора, информационный вход второго блока оперативной памяти соеди- нен с выходом первого сумматора, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности и качества контроля за счет автоматического задания количества циклов обработки информации о случайном процессе в зависимости от его информацио н но-статистических хара ктеристик, в устройство введены блок управления и блок анализа результатов контроля, выход которого соединен с входом останов12

1741157

50

55 ки блока управления, а информационный вход — с выходом второго блока деления, вход задания знака произведения блока умножения связан со знаковым выходом первого блока оперативной памяти, второй 5 информационный вход которого и информационный вход первого сумматора подключены к информационному входу устройства. выход генератора тактовых импульсов соединен с тактовым входом блока управления, 10 второй выход треть|го блока оперативной памяти служит информационным выходом устройства, адресные выходы блока управления соединены с адресными входами всех блоков оперативной памяти, а управляю- 15 щие выходы — с управляющими входами всех блоков оперативной памяти, сумматоров, блоков деления, блока умножения и блока анализа результатов контроля, вход запуска блока управления является входом 20 запуска устройства, 2, Устройство по и, 1, о т л и ч а ю щ е— е с я тем, что блок управления содержит триггер, два задатчика адресов микрокоманд, коммутатор, узел памяти микроко- 25 манд, делитель частоты и три счетчика, выход первого счетчика соединен с адресным входом узла памяти микрокоманд, группа выходов которого соединена с управляющими выходами блока, а два выхода 30 связаны с входом разрешения загрузки первого счетчика и с первым информационным входом коммутатора, второй и третий информационные входы которого подключены к выходам старших разрядов второго и 35 третьего счетчиков, выходы коммутатора соединены со счетными входами второго и третьего счетчиков, выходы которых служат адресными выходами блока, управляющий

40 вход коммутатора, прямой вход запуска первого задатчика адресов микрокоманд и инверсный вход запуска второго задатчика адресов микрокоманд связаны с прямым выходом триггера, единичный и нулевой входы которого подключены соответственно к входам запуска и остановки блока, выходы задатчиков адресов микрокоманд соединены с установочными входами первого счетчика, счетный вход которого связан с выходом делителя частоты, вход которого связан с тактовым входом блока, 3. Устройство по и. 1, о т л.и ч а ю щ ее с я тем, что блок анализа результатов контроля содержит узел оперативной памяти и вычислительный узел, сумматор, узел вычитания, узел сравнения и задатчик предельного значения приращения знтропии, выход которого соединен с первым информационным входом узла сравнения, выход которого является выходом блока, а второй информационный вход связан с выходом узла вычитания, вход уменьшаемого которого подключен к выходу узла оперативной памяти, информационный вход которого и вход вычитаемого узла вычита-. ния соединены с выходом сумматора, информационный вход которого связан с выходом вычислительного узла, вход которого подключен к информационному входу блока, управляющие входы блока соединены с входами разрешения сумматора, узла вычитания и узла сравнения и с входами управления записью и считыванием узла оперативной памяти.

4, Устройство но и. 3, о т л и ч а ю щ ее с я тем, что вычислительный узел выполнен в виде узла постоянной памяти.

1741157

Г2Ы

16

1741157

Режим „ ббад- бюбпд ин(рармйцт ". быдачо адреса быборки Я на аслаки Ги 5 — -d

А рес1-и ai о ки 4 ес./-u о idорки d есm-и быдпип адреса отсиета АД нп блоки Г и У ССБ.": Р Р(ХБ Р К

Запись ислдньи значении Ej(T;) б блокl быдачп на сумматор,У

3ппись результатаб суммиробония 2 1К (Т3) б 5пак5 и обнуление аккумулятора б сумматоре 3

И

17

1741157

18

Режци Ä obpobomea цжрприации"

Выдоила адреса отсчета fA,» на тяпки 2 иО тсиююа,й7 ec n-г отсчегаа

Выдача адреса Вьюрки Я» на &сны 3 и5

1- Я . m-Я 1""я /77" я 1-я m-Я

3mcn 1

5ыдат о пс етю5 JJ.(7,") из алака 2но суммт ор 7 и, а а.а„. @.

Вьйочврезультато5 суммиоо5ания Ь Н, Т,) из сумматдра 76олок9 =/

Зались Рзуяьтато5 деления Ф Х(7„ Ц 6 олОк0, быдача уиисуим0РО Н;

Обнуление аккумулятора 3 сумматпре 7 бизел 33 из симмаглора Ли узла Зй соотдетстдеино

Выоача.рЕзулыпата срамя ал рло 77но олок Л, 05н яение аккумулятора б суммоторе М

1741157

22 йежим „о5работка информации" (гродоллчение) 3mun Г блок /7 из сумматора Я и Блока В соо77 Ветстбенно

u SIGA jXj (Т,.)J из блокоб Х 77 и Г соотдетстбенно значений б блок 2 из &c c 21

Вы8ача значении Р, б узел Юиз блока 17 дь!2ача значений- 1ац Р; из узла 25на сумматор 31

Составитель В.Волевач

Техред M.Ìîðãåíòàë Корректор С,Черни

Редактор А.Огар

Заказ 2087 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, yn,Гагарина, 101