Устройство для управления терминальной сетью

Устройство для управления терминальной сетью

Иллюстрации

Показать все

Реферат

 

Сущность изобретения: устройство содержит один блок 1 памяти, один счетчик 2, три элемента задержки, один дешифратор 6, два элемента ИЛИ 7, 9, одну группу элементов ИЛИ 10 - 12, три группы элементов И 8, 17, 41, 13 -- 15, 21 - 23, один триггер 16, одну группу триггеров 18 - 20, коммутаторы 2k - 26 с элементами И 27, 28 и элементами ИЛИ 29. 6-2-1-24, 6-7-3-1-25, 1-26, 3-4-8-27, 4-17-27, 4-41-27, lb-10-8, 16-11-17, 16-12-41, 16-21-18, 1.6-22-19, I 16-23-20, 5-7, 5-21, 5-22,5-23, 9-18, 9-19, 9-20. 1 ил.

(19) (11) СОЮЗ СОВЕТСКИХ

СОЦИАЛИ(;ТИЧЕСНИХ

РЕСПУБЛИК (51)5 С 09 С 1 0

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Л

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПЬ ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4790437/24 (22) 08.02,90 (46) 23.0ь.92. Бел. N 23 (71) Научно-исследовательский институт автоматики и приборостроения (72) А.В. Карлов, А.И. Акбулатов, Н.К. Барканов и С.А. Комков (53) 681.327(088.8) (56) Патент США Р 4484306, кл. G Об F 15/ 16, опублик. 1984.

Авторское свидетельство СССР

N 1485296„ кл. G 09 G 1/00, 1987. (54) УСТРОЙСТВО цЛЯ УПРАВЛЕНИЯ ТЕРИИ"

НАЛЬНОЙ СЕТЬВ

2 (57) Сущность. изобретения: устройство содержит один блок 1 памяти, один счетчик 2, три элемента 3-5 задержки, один дешифратор 6, два элемента

ИЛИ 7, 9, одну группу элементов

ИЛИ 10 - 12, три группы элементов

И 8, 17, 41, 13 = 15, 21 - 23, один триггер 16, одну группу. триггеров

18 - 20, коммутаторы 24 - 26 с элементами И 27, 28 и элементами ИЛИ 29.

6"2-1-24, 6-7-3-1-2, 1-26, 3-4-8-27, 4-17-27, 4-41-27, ?Ь-10-8, 1b-11-17, 16-12-41, 16-21-18, 16-22-1g I

i6-23-20, 5"7, 5"2.1, 5-22 5-23, 9-18, 9-19, 9-20. 1 ил.

Изобретение относится к автоматике и вычислительной технике, в частности к системе управления работой терми« нальной сети и может быть использоУ

5 вано при организации коллективного диалога в АСУ специального назначения.

Цель изобретения - упрощение устройства.

На чертеже представлена схема устрбйства.

Схема содержит блок 1 памяти, счетчик 2, с первого по третий элементы 3 -5 задержки, дешифратор 6„ перэлемент NIH 7, элем группы элементов И, второй элемент

ИЛИ 9, элементы ИЛИ 10 - 12 группы, элементы И 13 - l5 второй группы, триггер l6, элемент И 17 третьей группы элементов И, триггеры 18 - 20 группы, элементы И 21 - 23 первой группы, коммутаторы 24 - 26 с элементами И 27 и. 28 и элементами ИЛИ 29.

Кроме того, показаны информационные входы 30"32 первой группы устройства, информационные входы 33-35 третьей группы, информационные входы 36-38 второй группы, первый управляющий вход. 39 (вход сигнала "Циркулярно" ), второй управляющий вход 40.устройства (вход сигнала "Автономно" ).

Устройство также содержит элемент

Н 41 из третьей группы, информационные входы 42-44 второй группы, выход

45 и выходы 46-48 групп устройства. !

И . В исходном состоянии все узлы и элементы устройства установлены в нулевое состояние (диски не показаны).

Допустим, каждый из операторов рабо" тает автономно за своим дисплеем. Для 6 этого на командном рабочем месте старший оператор нажимает клавишу "Автономно" и импульсом с входа 40 тригге" ра 15 непосредственно, а триггеры

18-20 через элемент ИЛИ 9 устанавли- 4 ваются в исходное состояние (нулевое).

Если необходимо информацию из блока

1 выдать в комму вторы 24 - 26, то через время, определяемое элементом 5, по команде с входов 42«44 в соответст- р вующие триггеры 1S-20 записывается

"1", а через. элементы 10-8, 11-17 и

:12"41 импульсом элемента 4 указанная информация проходит через элементы 27 и 29 на выходы 46 - 48. При этом информация блока l может быть выдана как на все выходы, так и избирательно.

Одновременная выдача информации может выдаваться по команде с входа

3 4

39, записывая в триггер 16 "1" и разрешая через элементы 10 - 12 срабаты-вание элементов 8,17 и 41 по сигналу элемента 4. Выдача информации через коммутаторы 24 - 26 с входов 33 " 35 (через элементы 28) осуществляется предварительной установкой триггеров

16,18,19 и 20 по входу 40 в нулевое состояние, после чего на соответствующие входы 36 - 38 подается разрешающий для данного коммутатора. 24 - 26 сигнал, сопровождающий информацию с входов 33 - 35.

Информация блока 1 выбирается в соответствии с предметной областью, выбранной старшим оператором и заданной по входам 30 - 32 через дешифратор 6 в счетчике 2. Синхронизация считывания информации из блока 1 осуществляется элементом 3 по сигналам, формируемым элементом 7.

Изобретение позволяет повысить эффективность его использования при организации коллективного диалога в сложных АСУ.

Формула изобретения

Устройство для управления терминальной сетью, содержащее блок памяти, адресный вход которого соединен с выходом счетчика, а вход управления считыванием - с вь1ходом первого we" мента задержки, подключенным к входу второго элемента задержки, дешифра" тор, входы которого являются информа" ционными входами первой группы устройства, выходы группы дешифратора подключены-к установочным входам счетчика, тактирующий и.синхронизирующие входы которого подключены к первому и . второму выходам дешифратора, соединенным с первым и вторым входами первого элемента ИЛИ, группу элементов ИЛИ, первые входы которых подключены к прямому выходу триггера, а вторые входы подключены к прямым выходам соответствующих триггеров группы, входы

"Уст,"1" которых соединены с выходами соответствующих элементов И первой группы, входы "Уст."0" - с выходом второго элемента ИЛИ, первый вход которого является первым управляющим входом устройства, соединенным с входом "Уст."О" триггера и входом третьего элемента задержки, второй вход второго элемента ИЛИ является вторым управляющим входом устройства, соединенСоставитель- И. Загинайко

Техред д.0лийнык

Редактор И. Шулла

Корректорй, Самборская

Ю ° е 4в 1 ееееа евое е

Тираж Подписное комитета о изобретениям и открытиям при ГКНТ СССР

Москва, Ж-35, Раушская наб., д. 4/5

Ю Ю.. ФВ I

Заказ 2288

ВНИИПИ Государственного

1130359

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

5 1742 ным с входом "Уст."1" триггера и третьим входом первого элемента ИЛИ, четвертый вход которого подключен к выходу третьего элемента задержки, выход первого элемента ИЛИ подключен к входу первого элемента задержки, первые входы элементов И первой группы являются информационными входами второй группы устройства, вторые входы подключены к выходу третьего элемента задержки,.и коммутаторы, выходы которых являются выходами группы устрой" ства,первые информационные входы коммутаторов подключены к выходу блока памяти, который является выходом уст" ройства, вторые информационные входы коммутаторов являются информационными входами третьей группы устройства, 853 d о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содер" жит элементы И .второй и третьей групп, выходы элементов И третьей группы подключены к. первым управляющим вхо" дам коммутаторов,- первые входы элементов И третьей .группы подключены к выходу второго элемента задержки, вторые входы к выходам элементов ИЛИ. второй группы, первые входы элементов И второй группы являются информационными входами четвертой группы устройства, а вторые входы подключены к . инверсным выходам соответствующих:.. триггеров группы, а третьи информационные входы элементов И первой группы подключены к инверсному входу триггера.