Устройство для обработки информации, представленной в системе остаточных классов

Устройство для обработки информации, представленной в системе остаточных классов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в системах связи и обработки информации, оперирующих с модулярными кодами. Целью изобретения является расширение области применения за счет обнаружения и коррекции ошибок. Устройство содержит блоки 3 и 10 хранения констант, вычитатели 4 и 11, группу вычитателей 5, схему 6 сравнения , группу элементов И 8 и шифратор 9. 1 ил., 3 табл.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5!)5 Н 03 М 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4838994/24 (22) t 2.06.90 (46) 23,06.92. Бюл. М 23 (72) H,È.×åðâÿêîâ и А.А.Оленев (53) 681 3 (088 8) (56) Авторское свидетельство СССР

hh 1160394, кл. G 06 F 7/04, 1984, Авторское свидетельство СССР й. 1037244, кл. G 06 F 7/04, 1982. (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ, ПРЕДСТАВЛЕННОЙ В СИС-.

ТЕМЕ ОСТАТОЧНЫХ КЛАССОВ

ÄÄ5UÄÄ 1743002 А1 (57) Изобретение относится к вычислительной технике и может быть использовано в системах связи и обработки, информации, оперирующих с модулярными кодами.

Целью изобретения является расширение области применения за счет обнаружения и коррекции ошибок. Устройство содержит блоки 3 и 10 хранения констант, вычитатели

4 и 11, группу вычитателей 5, схему 6 срав- нения, группу элементов И 8 и шифратор 9.

1 ил., 3 табл.

1743002

45 вторые входы которых подключены соответ- 50 ственно к входам первого и второго регистров, первые входы элементов И третьей и пятой; четвертой и шестой групп соответственно погарно объединены и подключены соответственно к выходам элементов И первой и второй групп, вторые входы элементов

И третьей и четвертой, пятой и шестой групп соответственно объединены и подключены к выходам "Меньше" и "Больше" схемы сравнения, выходы элементов И третьей и

Изобретение относится к вычислительной технике и может быть использовано в системах связи, оперирующих с модулярными кодами (кодами в системе остаточных классов).

Известно устройство для коррекции ошибок, содержащее блоки памяти констант нулевизации и ошибок сумматора.

Недостатком устройства является низкое рыстродействие обнаружения и коррекции оШибки.

Наиболее близким к предлагаемому является устройство для сравнения чисел в системе остаточных классов, содержащее первый и второй выходные регистры, состоящее из и подрегистров, входы которых яв ляются входами первого и второго чисел соответственно; первый и второй сумматоры, первую и вторую группы элементов

ИЛИ, схему сравнения, первую и вторую группы элементов ИЛИ, схему сравнения, первую и вторую группы элементов И, первую и вторую группы по N сумматоров (N

n+1 — П Рь и — количество оснований системы

1=- 1 остаточных классов; Pi — основание), третью и четвертую, пятую и шестую группы элементов И, первый и второй выходные регистры, первый и второй блоки хранения констант нулевизации по и-му основанию, причем первые входы первого и второго сумматоров подключены соответственно к выходам первого и второго регистров, адресные входы блока хранения констант нулевизации по и-му основанию подключены к выходам и-х подрегистров соответственно первого и второго входных регистров, а выходы — к вторым входам соответСтвенно первого и второго сумматоров, выходы которых подключены соответственно к первым входам сумматоров первой и второй групп, вторые входы которых соответственно попарно объединены и являются группой входов констант устройства, а выходы под.ключены соответственно к первой и второй группам входов схемы сравнения, выход

"Равно" которой подключен к первым входам элементов И первой и второй групп, 5

ЭО шестой, четвертой и пятой групп подключены попарно к входам соответствующих элементов ИЛИ первой и второй групп, выходы которых подключены к соответствующим входам соответственно первого и второго выходных регистров, выходы которых являются соответственно выходами "Макс" и

"Мин" устройства, . Недостатком данного устройства является невозможность обнаружения и коррекция ошибок, Цель изобретения — расширение области применения за счет обнаружения и коррекции ошибок.

Цель достигается тем, что в устройство для обработки информации, представленной в системе остаточных классов, содержащее первый и второй блоки хранения констант, первый и второй вычислители, группу вычитателей, схему сравнения и группу элементов И, причем информационные входы группы устройства соединены с соответствующими входами уменьшаемого группы первого вычитателя, входы вычитаемого группы которого соединены с соответствующими выходами группы первого блока хранения констант, адресный вход которого соединен со старшим информационным входом группы устройства, входы констант группы которого соединены с входами вычитаемых соответствующих вычитателей группы, входы уменьшаемых которых соединены с выходом первого вычитателя, выходы вычитателей группы соединены с соответствующими входами первой группы схемы сравнения, выход "Больше" которой соединен с первыми входами элементов И . группы, выходы группы второго блока хранения констант соединены с соответствующими входами вычитаемого группы второго вычитателя, введен шифратор, причем входы задания унитарного кода максимального числа группы, устройства соединены с соответствующими входами второй группы схемы сравнения, выходы вычитателей группы — с вторыми входами соответствующих элементов И группы, выходы которых соединены с соответствующими входами группы шифратора, выход которого соединен с адресным входом второго блока хранения констант, информационные входы группы устройства соединены с соответствующими входами уменьшаемого второго вычитателя, выход которого является выходом устройства.

В основу работы предлагаемого устройства положен следующий принций, Наибольшеечислов СОКсоснованиями .

Р1, Рг, Рз, ..., Рв, Pn+1, Рл+г можно представить следующим образом;

1743002

Р.+1 >2РпРп-1 (4) (пд)

КМ - {ZN ZN-1."2221) (2) n+r гдей= ПРк

К =1

К Ф!

Aml — Π-Z1

Апц — All = Z2

Aml — 2 mi =2з и т.д„ где и

В- Р— 1. где Р- П Pl . (1)

l =1

Числа А-(а1,й,...,ап.оп+1, "Ж+г) и В можно представить в виде однорядового кода (пВ) г с г

KN {ZN ZN-1... Z2 21) (3) 2пд = О (Zl = 1, = 1, N, I э пд ), 1

Z » = 0(Z l =.1, =1 Й, i пв) .

Алгоритм поступления однорядового кода

Ап1 =А — al =(а1 ), а ),..., а -1, О, ай-1, ..., ВД ...,, аД-, ); в,=в-p=gg,ф,...,Щ,,о, г

ГДЕ а1 = (а1 . а2,..., ai,.... ап + г);

Pl = ф1,)Ъ . .. %,.„P n+r), 2пд =1, ЕСЛИ Aml Ф Пд Пц, . И дЛя

2п то же.

Тогда, используя (1) и сравнивая (2) и 3), (пд) () можно сказать, что если KN «

Провели обнаружение ошибки. Если рассмотреть однорядовый код, то можно заметить, чта положение 2пд = О показывает интервал, в котором находится числа.

Тогда, используя теорему о однозначности

2пд = О, если А,щ — пд mi = О; определения местоположения и величины ошибки при выполнении соотношения при одном проверочном символе или

РР1 «Р+1Р+2 (5) 10 для двух оснований проверочных.

Таким образом, используя выражения (1), (2), (3), (4), (5), возможно путем сравнения обнаружить и исправить ошибку.

На чертеже приведена функциональная

15 схема устройства для коррекции ошибки в информации, представленной в системе остаточных классов.

Устройство для. коррекции ошибок содержит информационный вход 1, входной

20 регистр 2, блок 3 хранения констант нулевизации, первый сумматор (вычислитель) 4, группу сумматоров (вычитатели) 5, схему 6 сравнения, группу элементов И 8, регистр 7 хранения однорядового кода наибольшего

25 числа, блок 10 хранения констант ошибок, шифратор 9, второй сумматор (вычислитель)

11, шины 12 подачи констант Рп, 2Pn, ..., ИРп, Выход 13 устройства.

Информационный вход 1 служит для 30 подачи проверяемого числа и подключен к входному регистру 2, его выходы по и-му основанию подключены к входу 3 хранения констант нулевизации, а остальные — к первым входам первого сумматора (вычислите35 ля) 4, выход блока 3 хранения констант нулевизации подсоединен к вторым выходам первого сумматора (вычислителя), выход сумматора (вычислителя) 4 — к первым входам группы сумматоров (вычитателей) 5, 40 на вторые входы которой подключены шины

12 констант Рп, 2Pn, ... NPn.

Единичный потенциал на одном из сумматоров группы сумматоров (вычитателей) 5 присутствует в том случае, если

45 А» Ô К Р, и нулевой потенциал на одном из сумматоров группы сумматоров (вычитатели), когда А» = К Рп, выходы группы

<сумматоров (вычитатели 5) подключены к первой группе входов схемы 6 сравнения, к второй группе входов подключен регистр 7 хранения однорядового кода наибольшего числа, единичный потенциал на выходе схемы 6 сравнения вырабатывается в том случае, если А > В, в остальных случаях будет нулевой потенциал, выход схем бсравнения соединен с первым входам группы элементов И 8, на второй вход которой подается значение одиорядового кода с группы сумматоров (вычитателей) 5, количество эле1743002 ментов И определяется величиной N, выход схем И подключен к шифратору 9, преобразующему унитарный код в код интервала, по которому произошла ошибка, что позволяет реализовать блок 10 хранения констант ошибок на меньшем количестве ПЗУ, так как количество входов шифратора числа равно

N, а выходов будет 1. = 1од2й.

Блок 10 хранения констант ошибок может быть реализован на ПЗУ, их количество будет зависеть от количества разрядов однорядового кода и количества оснований системы СОВ. Количество выходов блока 10 соответствует количеству разрядов входного регистра, и они подключены к вторым входам второго сумматора (вычислители), потенциал на выходных шинах, соответствующий ошибке; появляется только в случае единичного потенциала схемы 6 сравнения, соответствующего сигналу "Больше". На первые входы второго сумматора (вычислителя) II подается значение проверяемого числа с входного регистра 2, выход сумматора 11 является выходом устройства.

Устройство работает следующим образом.

В исходном состоянии на второй вход группы 5 сумматоров (вычитателей) подаются значения констант Рп, 2P„, ..., nPn и по шинам 12 на вторую группу входов схемы 6 сравнения подается однорядовый код наибольшего числа, записанного в регистре 7.

Устройство готово к работе, проверяемое число по входу 1 поступает в регистр 2, значение по основанию и поступает на вход блока 3 хранения констант нулевизации.

Сумматор (вычислитель) 4 производит операцию вычитания А — an и на его выходе появится число Ар числу А, приведенному по основанию. На выходе группы 5 сумматоров (вычитателей), производящих также операцию вычитания Apn - Р, Ap„- 2Рп, ..., Ар„— пРп, образуется однорядовой код, который подается на схему 6 сравнения, Результат сравнения подается на выходсхемы 6 сравнения в том случае, когда число А будет меньше либо равно В, на выходе схе.мы 6 сравнения будет нулевой потенциал, и на сумматор (вычислитель) 11 подается нулевая кодовая комбинация в том случае. если произошла ошибка, т.е. А > В, единичный потенциал открывает группу И, и однорядовый код поступает на шифратор..Шифратор преобразует данный код, и на выходе образуется кодовая комбинация, соответствующая определенному интервалу, блок 10 хранения констант ошибок согласно данного номера на сумматор (вычислитель) 11 выдает кодовую комбинацию ошибки; на

35 коррекции ошибок.

Устройство для обработки информации, 40: представленной в системе остаточных клас45

55 читателей группы; входы уменьшаемых ко5

30 выходе сумматора (вычислителя) 11 образуется правильное число.

Таким образом, через время окончания переходных процессов на выходе 13 выдается правильное проверяемое число.

В табл. 1 приведены числа для СОК заданной основаниями Р> -2, Р2-3, Рз-5, Р4

- 7, где Рз и Р4 — избыточные основания. В табл. 2 представлены константы для приведения числа А по основанию Рз, В.табл, 3 приведены константы устройства.

Пример. Пусть передано было число

А 5 (01, 10, 000, 101), а принято число А

- (01, 10, 001, 101).

Значение А - (01, 10, 001, 101) заносится в регистр 2, Блок 3 определяет константу an""

- 10 по табл. 2, а - (00, 010., 010). Сумматор (вычислитель) 4 производит операцию вычитания. А Р2 = А* — а2 - (01, 00 100, 011). Иэ сумматора (вычислителя) 4 А Р2 поступает на входы группы сумматоров (вычитателей)

5, на вторые входы по шинам 15 поступают соответствующие константы Pn = 3, 2Р - 6, ..., 70РП - 210 в СОК по ((0+2)-1}му основанию, т.е. Р =(01, 011. 011}, 2Р2 = (00, 001. 110) и т.д. На схему 6 сравнения подается код числа А (11...11011) и код наибольшего числа В = (11...1101),.тогда блок 10 вырабатывает константу ошибки, на выходе 13 сумматора (вычислителя) 11 получаем (01, 10, 001, 101) - (00, 00, 001, 000) = (01, 10; 000, 101);

Изобретение расширяет область применения устройства за счет обнаружения и

Формула изобретения сов, содержащее первый и второй блоки хранения констант, первый .и второй вычитатели, группу вычитателей, схему сравнения и . группу элементов И, причем информационные входы группы устройства соединены с соответствующими входами уменьшаемого группы первого вычитателя, входы вычитаемого группы которого соединены с соответствующими выходами группы первого блока хранения констант, адресный вход которого соединен со старшим информационным входом группы устройства, входы констант группы которого соединены с входами вычитаемых соответствующих выторых соединены с выходом первого вычитателя, выходы вычитателей группы соединены с соответствующими входами первой группы схемы сравнения, выход

"Больше" которой соединен с первыми вхо10

1743002

Табл и ца 1

Таблица 2

Та бл и ца 3 дами элементов И группы, выходы группы второго блока хранения констант соединены с соответствующими входами вычитаемого группы второго вычитателя, о т л и ч а ю-. щ е е с я тем, что, с целью расширения области применения за счет обнаружения и коррекции ошибок, оно содержит шифратор, причем входы задания унитарного кода максимального числа группы устройства соединены с соответствующими входами второй группы схемы сравнения, выходы вычитателей группы соединены с вторыми входами соответствующих элементов И группы, выходы которых соединены с соответствующими входами группы шифратора, 5 выход которого соединен с адресным входом второго блока хранения констант, информационные входы группы устройства соединены с соответствующими входами уменьшаемого второго вычитателя, выход

10 которого является выходом устройства.