Устройство для коррекции шкалы времени

Устройство для коррекции шкалы времени

Иллюстрации

Показать все

Реферат

 

Изобретение используется в системах синхронизации для коррекции шкалы времени Сущность изобретения: устройство содержит генератор 1. фазосдвигающий блок 2, делитель частоты 3. преобразователь кода во временной интервал 4, два регистра сдвига 5, 8, преобразователь кода коррекции 6, два формирователя одиночных импульсов, 17, блок сравнения кодов9,три триггера 10,11,18, два элемента ИЛИ 12,13, три элемента И 14, 15, 16 и дешифратор 19. 1-2-3-12-10-14-6-8-9-16-17-12, 19-18- 7-4-2-7, 19-11-5-9, 3-1Б-7. 2-7. 5-2-4-2, 14-6, 15-6, 3-13-8-11. 19-10, 5-16.1 ил

сОк)з сОВГтских

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБЛИК (я)5 G 04 С 11/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР 1 1 0 Ц 2

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4796500/21 (22) 26.02.90 (46) 15,07;92. Бюл. N 26 (71) Ленинградский научно;исследователь- ский радиотехнический институт (72) В.А.Редько,.А.Н,Судаков и А.Е,Тюляков (53) 621,394.662(088.8) (56) Авторское свидетельство СССР

N 1247828, кл, G 04 С 11/02, 1985, . Авторское свидетельство СССР

N 1095431, кл, Н 04 (7/02, G 04 С 11/02, 1982. (54) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ШКАЛЫ ВРЕМЕНИ

SU 1748141 А1 (57) Изобретение используется в системах синхронизации для коррекции шкалы времени, Сущность изобретения: устройство содержит генератор,1. фазосдвигающий блок 2, делитель частоты 3, преобразователь кода во временной интервал 4, два регистра сдвига 5, 8, преобразователь кода коррекции 6, два формирователя одиночных импульсов 7, 17. блок сравнения кодов 9,.три триггера 10, 11, 18, два элемента ИЛИ 12, 13, три элемента И 14, 15, 16 и дешифратор 19.

1 — 2 — 3 — 12 — 10 — 14-6 — 8 — 9 — 16 — 17-12, 19 — 18—

7-4-2-7, 19-11-5-9, 3-18-7, 2-7, 5-2-4-2, 14-6, 15-6, 3-13-8-11, 19-10, 5-16. 1 vn.

1748141

20

30

40

55

Изобретение относится к импульсной технике и может быть использовано в системах синхронизации для коррекции шкалы времени, Целью изобретения является повышение помехоустойчивости, На чертеже приведена структурная схема устройства для коррекции шкалы времени.

Устройство для коррекции шкалы времени содержит генератор 1, фазосдвигающий блок 2,,делитель 3,, . частоты, преобразователь 4 кода во временной интервал, регистр 5 сдвига, преобразователь

6 кода коррекции, формирователь 7 одиночных импульсов, регистр 8 сдвига, блок 9 сравнения кодов, триггеры 10 и 11, элементы ИЛИ 12 и 13, элементы И 14, 15 и 16, формирователь 17 одиночных импульсов, триггер 18, дешифратор 19..

Выход генератора 1 соединен с входом фазосдвигающего блока 2, выход которого соединен с тактовым входом преобразователя 4; первым входом формирователя 7 и входом делителя 3 частоты, выход которого соединен с R-входом триггера 18 и с вторыми входами элементов ИЛИ 12 и 13, командный вход устройства соединен с входом дешифратора 19, первый выход которого соединен с R-входом триггера 10 и R-входом триггера 11, прямой выход которого соединен с выходом установки регистра 5, тактовый вход которого соединен с первым входом элемента ИЛИ 13 и тактовым выходом преобразователя 6. информационный выход которого соединен с соответствующими входами регистров 5 и 8, выход регистра 8 соединен с тактовым входом триггера

11, информационные входы устройства соединены с первыми входами элементов И 14 и 15, вторые входы которых объединены и соединены с входом установки регистра 8 и прямым выходом триггера 10, S-вход которого соединен с выходом элемента ИЛИ 12, первый вход которого соединен с выходом устройства и выходом формирователя 17, вход которого соединен с выходом элемен. та И 16, первый вход которого соеДинен с выходом блока 9 сравнения кодов, входы которого соединены с соответствующими выходами регистров 5 и 8, выход младшего разряда регистра 5 соединен с первым управляющим входом фазосдвигающего блока 2, второй управляющий вход которого соединен с выходом преобразователя 4, информационные входы коt0pOf соединены с соответствующими выходами старших разрядов регистра 5, выход которого соединен со вторым входом элемента И 16, выходы элементов И 14 и 15 соединены с соответствующими входами преобразователя 6, второй выход дешифратора 19 соединен с Sвходом триггера 18, прямой выход которого соединен с вторым входом формирователя

7, выход которого соединен с входом запуска преобразователя 4, Устройство работает следующим образом. генератор 1 является источником импульсов стабильной частоты, например, 5

МГц для запуска фаэосдвигающего блока 2, который выполнен в виде делителя частоты с переменным коэффициентом деления, В исходном состоянии коэффициент деления блока 2 равен К, что определяется наличием на его втором управляющем входе сигнала логического "0" с выхода преобразователя 4 независимо от уровня сигнала на первом управляющем входе. Импульсы с выхода блока 2 поступают на вход делителя 3. Делитель 3 производит дальнейшее деление частоты генератора 1 до 1/60 Гц и осуществляет счет времени (минут и часов), Формируемая делителем 3 шкала времени представляет собой совокупность импульсных сигналов с частотами от частоты входного сигнала делителя 3 до 1/60 Гц и кода времени минут и часов, С выхода делителя 3 импульсы с частотой 1/60 Гц поступают нл вход R триггера

18, через элемент ИЛИ 12 на вход R триггера

10. При этом на выходах триггеров 10 и 18 устанавливается и поддерживается сигнал логического "0". С выхода триггера 10 сигнал логического "0" поступает на вход установки регистра 8, который устанавливается в исходное состояние импульсами с частотой 1/60 Гц, поступающими с выхода делителя 3 через элемент ИЛИ 13 на тактовый вход регистра 8. На выходе регистра 8 при этом устанавливается и поддерживается сигнал логического "0", Коррекция шкалы времени в предлагаемом устройстве производится следующим образом.

Для записи в устройство. кода коррекции на командный вход устройства, т.е. на входы дешифратора 19, подается первая команда в виде определенного. двоичного кода. например 0101. При этом на первом выходе дешифратора 19 формируется импульс, длительность которого равна длительности команды. Этот импульс поступает на вход S триггера 10 и вход R триггера 11.

При этом на выходе триггера 10 появляется сигнал логической "1", который разрешает и рохождение сигналов с информационного входа устройства через элементы И 14 и 15 на входы преобразователя 6. Одновременно появление сигнала логической "1" на выходе триггера 10 снима5 .: 1748141 6 ет сигнал установки с входа установки реги" появляется сигнал логической "1", который стра 8, разрешая запись в него информа- поступает на вход синхронизации триггера ции. На выходе регистра 8 при этом 11. Навход! триггера11подансигналлогиподдерживается сигнал логического "0". На 5 ческой "1", а на вход К вЂ” сигнал логического выходе триггера 11 появляется логический "О". При этом в триггер 11 записывается

"0"; который поступает на вход установки логическая "1", которая поступает на вход регистра 5. установки регистра 5. снимая сигнал устаСледует отметить, что подача команды 10 новки и разрешая запись в него кода. на командный вход устройства производит- Повторный код коррекции записывается сразу же после появления импульса 1/60 ся в регистр 5, при этом код, записанный в

Гц на выходе делителя 3 с целью обеспече- регистре 8, сохраняется, что обеспечиваетния записи кода коррекции до появления -ся отмеченным построением и принципом следующего импульса 1/60 Уц, При этом 15 работы использования регистров. По окон.. высокая частота передачи кода коррекции чании записи повторного кода коррекции в (например;. 100 кГц) обеспечивает оконча- регистр 5 íà его выходе появляется сигнал ние записи кода задолго до следующего им- логической "1", который поступает на втопульса 1/60 Гц. рой вход элемента И 16.

На информационный вход устройства, 20 . Код коррекции с выходов разрядов рет,е, на первые входы элементов И 14 и 15, гистра 8 и с выходов разрядов регистра 5 подается последовательный код коррекции. поступает на блок 9 сравнения кодов. При

Кодкоррекцииимеетследующуюструктуру: совпадении кодов»а выходе блока 9 появмладший разряд — знак коррекции, старшие ляется сигнал логической- "1", который поразряды — величина коррекции в двоичном 25 ступает на первый вход элемента И 16. На коде. Код коррекции передается два раза. выходе элемента И 16 появляется сигнал

Код передается по двум линиям связи в логической "1", который запускает формивиде кода "единиц" и кода "нулей". При этом рователь 1 7, На выходе формирователя 17 единице кода коррекции соответствует на- появляется одиночный импульс, который челичие импульса по линии связи кода "еди- 30 рез элемент ИЛИ 12 постуает на вход R ниц" и отсутствие импульса на линии связи триггера 10 и сбрасывает его. Сигнал логикода "нулей", а нулю кода коррекции сооТ- ческого "0" с выхода триггера 10 запрещает ветствует отсутствие импульса на линии прохождение сигналов через элементы И 14 связи кода "единиц" и наличие импульса на и 15 на входы преобразователя 6 и устанавлинии связи кода "нулей". Код "единиц" и 35, ливает сигнал установки на входе установки код "нулей" через элементы И 14 и 15 соот- регистра 8. Одновременно импульс с выховетственно поступает на первый и второй да формирователя 17 поступает на контвходы преобразователя 6. рольный выход устройства, свидетельствуя

На информационном выходе преобра- о том, что запись кода коррекции в устройзователя 6 формируется прямой последова- 40 ство закончена, код коррекции записан вертель"ный код коррекции, а на тактовом но и можно проводить коррекцию. выходе-тактовый импульс. " Для проведения непосредственно корКод коррекции с информационного вы- рекции шкалы времени на командный вход хода преобразователя 6 поступает на ин- устройства, т.е. на входы дешифратора 19, формационные входы регистров 5 и 8. 45 подается вторая команда в видеопределен- .

Тактовые импульсы с тактового выхода пре- ного двоичного кода (например, 0110), отлиобразователя 6 поступают на тактовый вход чающаяся от первой команды (например, регистра 5 и через элемент ИЛИ 13 на так- 0101). При этом на втором выходе дешифратовый вход регистра 8, На входе установки тора формируется импуьс, который поступарегистра 5 присутствует логический "0" с 50 ет на вход $ триггера. 18. Триггер 18 выхода триггера 11, поэтому под воздейст- устанавливается в единичное состояние. вием тактовых импульсов регистр 5устанав- Логическая "1" с выхода триггера 18 запуливается в исходное состояние. При этом на скает формирователь 7, на первый вход ковыходе регистра 5 устанавливается сигнал торого поступают импульсы с выхода блока логического "0", который поступает на вто- 55 2. Формирователь 7 выделяет второй с морой вход элемента И 16.. мента своего запуска импульс из последоваНа выходе установки регистра 8 присут- тельности импульсов на первом входе, Этот ствует сигнал логической "1" с выхода триг- импульс поступает на вход запуска преобгера 10. При этом код коррекции . разователя 4, на выходе которого формирузаписываетсяврегистр8подвоздействием ется импульс, длительность которого тактовыхимпульсов. Поокончаниизаписив пропорциональна двоичному коду величирегистр 8 кода коррекции, на его выходе ны коррекции, подаваемому с выходов старФ

1748141 ших разрядов регистра 5 на входы записи преобразователя 4, Импульс с выхода преобразователя 4 поступает на второй управляющий вход блока 2 и изменяет его коэффициент деления на

К+1 в зависимости от знака коррекции, поступающего с выхода младшего разряда регистра 5 на первый управляющий вход, Изменение коэффициента деления блока 2 приводит к сдвигу шкалы времени, формируемой делителем 3, По окончании импульса на выходе преобразователя 4 восстанавливается. исходный коэффициент деления К блока 2.

Величина сдвига шкалы времени составляет

h1: +NT, где Т вЂ” период повторения импульсов генератора 1;

N — число, соответствующее двоичному коду величины коррекции в коде коррекции.

На этом коррекция заканчивается, Следующий импульс частоты 1/60 Гц с выхода делителя 3 устанавливает триггер 18 в нулевое состояние и через элемент ИЛИ

13 поступает на тактовый вход регистра 8, на .входе установки которого присутствует логический "0" с выхода триггера 10, Регистр 8 устанавливается в исходное состояние, при этом на выходе регистра 8 и выходе блока 9 появляется логический "0", Состояние триггера 11 при этом не изменяется, Код, записанный в регистр 5, сохраняется, что позволяет в дальнейшем при необходимости повторять коррекцию шкалы времени без повторной записи кода коррекции, Формула изобретения

Устройство для коррекции шкалы времени, содержащее генератор, фазосдвигающий блок, делитель частоты, преобразователь кода во временной интервал, регистр сдвига, элемент И преобразователь кода коррекции, формирователь одиночного импульса, дешифратор, при этом выход генератора соединен с входом фазосдвигающего блока, выход которого со.единен с входом делителя частоты, первым входом первого формирователя одиночного импульса и тактовым входом преобразователя кода во временной интервал, выход которого соединен с вторым управляющим входом фазосдвигающего блока, первый уп1 равляющий вход которого соединен с выходом младшего радряда первого регистра сдвига, выходы старших разрядов которого соединены с информационными входами

5 преобразователя кода во временной интервал, вход запуска которого соединен с выходом первого формирователя одиночного импульса, информационный и тактовый выxopbi преобразователя кода коррекции сое10 динены с соответствующими входами первого регистра сдвига, о т л и ч а ю щ е ес я тем, что, с целью повышения-помехоустойчивости, в него введены три триггера, два элемента И, два элемента ИЛИ, второй

15 регистр сдвига, блок сравнения кодов, второй формирователь одиночного импульса, выход которого является выходом устройства и соединен с первым входом первого элемента ИЛИ, выход которого соединен с

20 R-входом первого триггера, прямой выход которого соединен с входом установки второго регистра сдвига и вторыми входами второго и третьего элементов И, выходы ко- торых соединены соответственно с входами

25 преобразователя кода коррекции, информационный и тактовый выходы которого сое- . динены соответственно с информационным входом второго регистра сдвига и первым входом второго элемента ИЛИ, выход кото30 рого соединен с тактовым входом второго регистра сдвига, выход которого соединен с тактовым входом второго триггера, прямой выход которого соединен с установочным входом первого регистра сдвига, выход ко35 торого соединен с вторым входом первого элемента И, первый вход которого соединен с выходом блока сравнения кодов, входы . которого соединены с соответствующими выходами первого и второго регистра сдви40 га, командная шина устройства соединена с входом дешифратора, первый выход которого соединен с S-входом третьего триггера, R-вход которого соединен с выходом делителя частоты и вторыми входами перво45 го и второго элементов ИЛИ, второй выход дешифратора соединен с S-входом первого триггера и R-входом второго триггера, выход которого соединен с установочным входом первого регистра сдвига, выход первого

50 элемента И соединен с входом второго фор- мирователя одиночного импульса, первые входы второго и третьего элементов И соединены с информационными входными шинами устройства.