Устройство для обработки и отображения видеоинформации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к прикладному телевидению и может быть использовано для обработки и отображения видеоинформации . Цель изобретения - расширение функциональных возможностей путем обеспечения сдвига и масштабирования изображения и выполнения табличных преобразований , а также повышение скорости обработки видеоинформации. От телекамеры 1 видеоинформация в аналоговой форме поступает в видеопроцессор 3, где она преобразуется в цифровую форму и обрабатывается в первом и втором блоках входных табличных преобразований. Видеоинформация в цифровой форме от ЭВМ может поступать в видеопроцессор 3 по типу данных . После табличной обработки в видеопроцессоре 3 видеоинформация через коммутатор 4 данных поступает в блок б видеопамяти, с помощью которого осуществляется сдвиг и масштабирование изобра-, жения. Два выхода с блока 6 выдеопамяти коммутируются коммутатором 11 видеоданных на первый, второй и третий блоки аыходных табличных преобразований 12-1, 12-2 и 12-3, где производится табличная обработка раздельно для красного, зеленого vi синего цветов изображения. После преобразования в первом, втором и третьем блоках ЦАП 14-1, 14-2 и 14-3 видеоинформации и аналоговую форму на экране видеоконЧ - ропьного блока 15 формируется телевизионное изображение. Блок 13 графических преобразований позволяет наложить графическое изображение на полутоновое, 2 з п. ф-лы, 3 табл., 5 ил. сл 2 00 Ю 00 ,Јк

союз соВетских

COUVIAËÈÑ ÈЧЕСКИХ

РЕСПУБЛИК (я).".: Н 04 М 7/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTKPblTMRIVI

ПРИ ГКНТ СССР ;> 1 j II

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ. СВИДЕТЕЛЬСТВУ

А (21) 4492660/09 (22) 10,10.88, (46) 15.07,92, Бюл. Ь 26 (71) Институт космических исследований АН

СССР (72) Л,С,Чесалин, А.Ю.Халтурин и А,А.Озолин (53) 621.397 (088,8) (56) Авторское свидетельство СССР

М 1321349, кл. Н 04 M 5/6б, 1985. (54)УСТРОЙСТВО ДЛЯ ОБРАБОТКИ И ОТОБРАЖЕНИЯ ВИДЕОИНФОРМАЦИИ (57) Изобретение относится к прикладному телевидению и может быть использовано

° для обработки и отображения видеоинформации. Цель изобретения — расширейие функциональных возможностей путем обеспечения сдвйга и масштабирования изображения и выполнения табличных преобразований, а также повышение скорости обработки видеоинформации. От телекамеры.1 видеоинформация в аналоговой форме поступает в видеопроцессор 3, где она преобразуется в цифровую форму и обрабаты Ж, 1748284 А1 вается в первом и втором блоках входных табличных преобразований. Видеоинформация в цифровой форме от ЭВМ может поступать в видеопроцессор 3 по типу данных. После табличной обработки в видеопроцессоре 3 видеоинформация через коммутатор 4 данных поступает в блок 6 видеопамяти, с помощью которого осущест вляется сдвиг и масштабирование изобра-„ жения, Два выхода с блока 6 выдеопамяти коммутируются коммутатором 11 видеодан-. ных на первый, второй и третий блоки выходных табличных преобразований 12-1, 12-2 и 12-3, где производится табличная обработка раздельно для красного, зеленого и«:. синего цветов иэображения. После преобразования в первом, втором и третьем блоках

ЦАП 14-1, 14-2 и 14-3 видеоинформации в аналоговую форму на экране видеоконтрол ьного блока 15 формируется телевизионное изображение. Блок 13 графических преобразований позволяет нало>кйть графическое изображение на полутоновое, 2 з,п. ф-лы, 3 табл., 5 ил.

Изобретение относится к прикладному телевидению с использованием средств вычислительной техники и может быть использованоо для обработки и отображения цифровых данных в любой отрасли промышленности, Известны устройства для обработки и отображения видеоинформации, которые обладают недостаточными для пользователя функциональными возможностями. 10

Предлагаемое устройство позволяет „ аппаратно выполнять табличные преобразования, сдвиг и масштабирование изображения; выбирать бланк отображения полутоновой инфОрмации; повысить разрешающую способность иэображения до

768х544 пикселов, Цель изобретения — расширение функциональных возможностей.

Зто достигается тем, что в устройство введены первый, второй и третий блоки выходных табличных преобразователей, блок графических преобразований, регистр управления и вычислитель, первый вход которого соединен с выходом передающей телевизионной камеры (ПТК), втором вход с четвертым выходом синхрогенератора и четвертым входом блока видеопамяти, третий вход с первым выходом регистра управления, четвертый вход с первым выходом блока управления, второй вход которого является входом сигналов управления, пятый вход вычислителя соединен с первым выхо.дом блока видеопамяти, шестой вход со вторым выходом блока видеопамяти и первым входом блока графических преобразований, седьмой вход — с выходом формирователя адреса, вторым входом блока видеопамяти, с выходом буфера адреса, с первыми входами первого, второго и третьего блоков выходных преобразователей и вторым входом блока графических преобразований, восьмой вход с первым входом регистра управления, первым входом коммутатора и вторыми входами первого, второго и третьего блоков выходных преобразователей, а также с третьим входом блока графических преобразований; выход вычиСлителя соединен с вторым входом коммутатора, третий вход которого соединен с вторым выходом регистра управления, а четвертый со вторым выходом блока управления, третий выход которого соединен с вторым входом буфера адреса, четвертый выход с третьим входом формирователя адреса, пятый выход с третьим входом буфера данных, а шестой выход со вторым входом регистра управления, третий выход которого соединен с пятым входом блока видеопамяти, а четвертый выход с третьим входом коммута15

50 тора видеосигнала, четвертый вход которого соединен с третьим выходом блока видеопамяти, шестой вход которого соединен с седьмым выходом блока управления, восьмой выход которого соединен с четвертым входом блока графических преобразований, а девятый выход с третьими входами первого, второго и третьего блоков выходных преобразователей, четвертые входы которых соединены с выходом коммутатора видеосигнала, а пятые входы объединены с пятым входом блока графических преобразований и соединены с четвертым выходом синхрогенератора и первыми входами пе -.вого, второго и третьего блоков цифроаналоговых преобразователей (ЦАП), вторые входы которых соединены соответственно с выходами первого, второго и третьего блоков выходных преобразователей, а третьи входы -- с выходом блока графических преобразований, шестой вход которого соединен с шестым выходом синхрогенератора, пятый выход регистра управления соединен со входом синхрогенератора, Б указанном устройстве вычислитель содержит последовательно соединенные аналого-цифровой преобразователь (АЦП), первый блок входных табличных преобразований, арифметический блок, видеокоммутатор и второй блок входных табличных преобразований, причем первый вход АЦП является первым входом вычислителя, второй вход объединен со вторыми входами первого и второго блоков входных табличных преобразований и является вторым входом вычислителя, третий вход первого блока входных табличных преобразований обьединен с первым входом видеокоммутатора, вторым входом арифметического блока и с третьим входом второго блока: входных табличных преобразований и является третьим входом вычислителя, третий вход АЦП соединен с четвертым входом второго блока входных табличных преобразо-. ваний и является четвертым входом вычислителя, четвертый и пятый входы первого блока входных табличных преобразований объединены соответственно с пятым и шестым:входами второго блока входных . табличных преобразований и являются сооТВВТсТВ8НМо седьмым и восьмым входами вычислителя, третий вход арифметического блока соединен с выходом видеокоммутатора, второй и третий входы которого являются пятым и шестым входами вычислителя, выход второго блока входных табличных преобразований является выходом вычислителя.

Кроме того, в указанном устройстве блок видеопамяти содержит блок управле1748284

10

25

35 дующие сигналы

50 памяти. Первая 22 и вторая 23 страницы видеопамяти выполнены из следующих эления страницами видеопамяти, первую и вторую страницу видеопамяти, причем первый вход блока управления страницами видеопамяти является первым входом блока видеопамяти, первый и второй входы первой страницы видеопамяти обьединены соответственно с первым и вторым входами второй страницы видеопамяти и являются соответственно вторым и третьим входами блока видеопамяти, второй, третий и четвертый входы блока управления страницами видеопамяти являются соответственно четвертым, пять.м и шестым входами блока видеопамяти, первый выход первой страницы видеопамяти и первый выход второй страницы-видеопамяти являются соответственно первым и вторым выходами блока видеопамяти, вторые выходы первой и второй страницы видеопамяти объединены и являются третьим выходом блока видеопамяти, первый и второй выходы блока управления страницами видеопамяти соединены с третьими входами соответственно первой и второй страниц видеопамяти.

На фиг,1 представлена структурная электрическая схема устройства для обработки и отображения видеоинформации; на фиг,2 — структурная электрическая схема вычислителя; на фиг.3 — структурная электрическая схема блока видеопамяти; на фиг.4 — структурная электрическая схема коммутатора видеосигнала; на фиг.5 -- структурная .электрическая схема блоков выходных табличных преобразователей, На фиг.1 — 5 приняты следующие обозначения: 1 — передающая телевизионная камера (ПТК);

2 — синхрогенератор; 3 — вычислитель; 4 -" коммутатор; 5 — регистр управления; 6— блок видеопамяти; 7 — формирователь адреса; 8 — буфер адреса; 9 — блок управления;

10 — буфер данных; 11 — коммутатор видеосигнала; 12 — блоки выходных преобразователей; 13 — блок графических преобразований; 14 — цифроаналоговые преобразователи (ЦАП); 15 — видеоконт- 4 рольный блок; 16 — аналого-цифровой преобразователь; 17 — первый блок входных табличных преобразований; 18 — видеокоммутатор; 19 — арифметический блок; 20— второй блок входных табличных преобразований; 21 — блок управления страницами видеопамяти; 22 — первая страница видеопамяти; 23 — вторая страница видеопамяти;

Устройство работает следующим образом. 5

Источниками информации, подлежащей обработке и отображению, является ли-

6о ПТК 1, либо любой внешний накопитель, с которого данные поступают в устройство из ЭВУ.

Синхрогенератор 2 устройства предназначен для синхронизации всех блоков устройства и выработки сигналов для синхронизации ПТК 1 и видеоконтрольного блока 15 под управлением регистра 5 управления, Вычислитель 3 (фиг.2) предназначен для предварительной обработки поступающей с

ПТК 1 информации. На входы вычислителя 3 поступают следующие сигналы: видеосигнал от ПТК 1; тактовая частота от синхрогенератора

2; группа сигналов от регистра 5 управления режимами вычислителя 3; сигналы управления обменом данных с двумя блоками 17, 20 входных табличных преобразований вычислителя 3 от блока 9 управления, поток данных для обработки из блока 6 видеопамяти; адрес для обмена данными между ЭВМ и блоками 17, 20 входных табличных преобразований по адресной шине; обмен данными между блоком 6 видеопамяти и блоками 17, 20 входных табличных преобразований вычислителя 3, На выходе вычислителя 3 — обработан. ные данные.

Коммутатор 4 предназначен для передачи в блок 6 видеопамяти обработанных данных с вычислителя 3 или видеоинформа-" ции с внешнего накопителя ЭВМ под управлением сигнала с выхода блока 9 управления, На входы коммутатора 4 поступают следанные от 3Bh., по шине данных; данные от вйчислителя 3; сигнал управления выбором данных для записи в блок 6 видеопамяти; сигнал разрешения прохождения данных от ЭВМ из блока 9 управления.

Регистр 5 управления предназначен для выбора режимов работы блоков устройства под управлением блока 9 управления.

Блок 6 видеопамяти (фиг,3) содержит блок 21 управления страницами видеопамяти, первую 22 и вторую 23 страницы видеоментов; .элемент динамической памяти, сдвиговый регистр, мультиплексоры адреса и данных, Блок 21 управления страницами видеопамяти выполнен из следующих 8h6ментов: счетчик адресов, мультиплексор адресов, формирователь сигналов управления динамической памятью страницы видеопа. мяти, автомат обмена данными и счетчики управления масштабом отображениу.

1748284

На входы блока 6 видеопамяти поступают следующие сигналы: группа служебных синхросигналов из синхрогенератора 2; . адрес обмена по шине адреса; данные записи из коммутатора 4, тактовая частота синхрогенератора 2; группа сигналов из регистра 5 управления, определяющих режим работы блока 6 видеопамяти (сдвиг, масштабирование, телеввод); сигналы синхронизации обмена данными с ЭВМ из блока 9 управления, С выходов блока 6 видеопамяти передаются следующие сигналы: поток видеоданных на коммутатор 11 видеосигналов„. сигналы переполнения счетчика адресов блока 21 управления страницами видеопамяти — в коммутатор 11 видеосигнала.

Формирователь 7 адреса предназначен для формирования адреса обмена с блоком

6 видеопамяти и содержит два базовых регистра мещения, мультиплексор выбора способа адресации и мультиплексор выбора базового регистра.

На входы формирователя 7 адреса поступают следующие сигналы: группа адресных линий из ЭВМ; данные обмена с базовыми регистрами смещения по шине данных; сигнал синхронизации обмена данными с регистрами смещения, а также сигналы выбора определенного регистра формирователя 7 адреса и способа адресации при обмене с блоком 6 видеопамяти, Выход формирователя 7 адреса — адресная шина.Буфер 8 адреса служит для йередачи из

ЭВМ адресов на шину адреса, На первый вход буфера 8 адреса поступают младшие

11 адресов адресной шины ЭВМ; на второй вход. — из блока 9 управления сигнал для запоминания адреса на время обмена. С выхода буфера 8 адреса снимаются 11 адресов адресной шины устройства.

Блок 9 управления предназначен для управления обменом информацией между

ЭВМ и блоками устройства и содержит де. шифратор адреса обращения с блоками устройства и формирователь сигналов управления чтением/записью данных, На входы блока 9 управления поступают следующие сигналы; старшие адреса и сигналы синхронизации обмена с ЭВМ; тактовая частота из синхрогенератора

2, С первого, второго, третьего и четвертого выходов блока 9 управления передаются соответственно сигналы на вход вычислителя 3, вход коммутатора 4, вход буфера 8 адреса и вход формирователя 7 адреса. С остальнйх выходов блока 9 управления песинхронизации обмена данных между

ЭВМ и регистром 5 управления; на вход блока 6 видеопамяти; синхронизации обмена данными с блоком 13 графических преобразований; синхронизации обмена с блоками 12 вы-

xopíûõ преобразователей.

Буфер 10 данных преставляют собой двунаправленный шинный формирователь для передачи данных между ЭВМ и блоками устройства под управлением блока 9 управления, 10

15

Коммутатор 11 видеосигналов (фиг,4), а также видеокоммутатор 18 содержат коммутатор 24 входных данных, коммутатор 25 управляющих сигналов и коммутаторы 26 и

27 старших адресов. Иными словами, коммутаторы 11 и 18 представляют собой мультиплексоры данных из двух страниц 22 и 23 видеопамяти, На первый и второй входы ксммутатора 11 видеосигналов поступают собственно данные, на третий вход — из регистра 5 управления сигнал выбора режима работы, на четвертый вход — сигналы переполнения адресного счетчика блока 21 управления страницами видеопамяти, С выхода коммутатора 11 видеосигналов на вхо30 ды блоков 12 выходных преобразователей передаются обработанные в вычислителе 3 данные.

Блоки 12 выходных преобразователей, а аналогично блок 13 графических преобразований и блоки 17 и 20 входных табличных

40 преобразований, содержат входной адресный мультиплексор 28, статическую память

29 с производным доступом и организацией

1024х8 бит и буферный выходной регистр 30

45 для обмена данными между Э ВМ и статической памятью 29.

На входы блоков 12 выходных преобразователей поступают следующие сигналы: адреса для обмена с ЭВМ по шине ад50 реса;. данные для обмена с ЭВМ по шине данных; с выхода блока 9 управления; видеоданные с выхода коммутатора 11 видеосигнала для их табличного преобразо вания; тактовая частота от синхрогенератора 2.

На выходе блоков 12 выходных преобразователей — соответственно R, G, В байто5 редаются следующие сигналы, управления передачей данных через буфер 10 данных;

1748284

10 вый поток преобразованной цифровой информации для ее последующего цифроаналогового преобразования в соответствующих ЦАП 14 и отображения на экране видеоконтрольного блока 15, Блок 13 графических преобразований предназначен для управления работой ЦАП

14 при нало>кении графического изображения на полутоновое и выбора размера бланка.

В случае поступления информации с

ПТК 1 аналоговый телевизионный сигнал с выхода ПТК 1 поступает на АЦП 16 вычислителя 3, где он преобразуется в цифровую форму в виде 6 (8)-разрядного параллельного двоичного кода, этот код поступает на вход первого блока 17 входных табличных преобразований вычислителя 3 в качестве адреса выборки статической памяти блока

17 входных табличных преобразований (аналогично блоку 29 на фиг.5), в которой записан закон преобразования. Закон преобразования заносится в статическую память блока 17 иэ ЭВМ и может интерактивно меняться пользователем в процессе ввода информации с телекамеры. Считывание закона преобразования происходит по адресам, поступающим на вход адресного мультиплексора блока 17 (аналогично адресному мультиплексору 28 на фиг.5) из блока 9 управления, Данные с выхода блока 17 входных табличных преобразований поступают на второй вход арифметико-логического блока 19 вычислителя 3, на третий вход которого под управлением сигналов, поступающих на его первый вход с регистра 5 управления, поступают через видеокоммутатор 18 данные с одного из выходов первой

22 или второй 23 страниц видеопамяти. Выбор страницы для подключения к блоку 19 осуществляется под контролем ЭВM с помощью коммутатора 4 данных, а код операции блока 19 содержится в регистре 5 управления. Посредством записи контрольных данных в регистр 5 управления ЭВМ осуществляет свои управляющие функции.

С выхода арифметико-логического блока 19 данные(результат выполнения операции "8 разрядов данных и перенос из старшего

) разряда") поступают в качестве адреса на второй вход второго блока 20 входных таб личных преобразований вычислителя 3 и обеспечивает операции, аналогичные пер. вому блоку 17 входных табличных преобразований. С выхода второго блока 20 входных табличных преобразований данные под контролем Э BM могут быть записаны в одну из страниц блока 6 видеопамяти, 5

20

40 дит при сканировании слева направо, csep50 22 и 23 видеопамяти осуществляется генерация исполнительных адресов выборки мощью сигналов, вырабатываемых форми55 рователем сигналов управления дина25

Таким образом, на выходе вычислителя

3 присутствует поток видеоданных, сформированных по слеДующему закону:

v = 12 (Х1 (Т) * s), (1) где f< — первое табличное преобразование;

fz — àторое табличное преобразование:

Т вЂ” телевизионный сигнал с ПТК 1, S — видеоданные с блока 6 видеопамяти, Табличное преобразование информации, поступающей из ПТК 1 на вычислитель

3, позволяет проводить обработку видеоинформации в процессе ввода телевизионного сигнала с ПТК 1 как в заданном, так и в интерактивном режиме со стороны ЭВМ

С выхода вычислителя 3 данные ноступают на второй вход коммутатора 4, который осуществляет выбор канала передачи для записи в блок 6 видеопамяти, При записи данных с 3BM коммутатор 4 переключает направление передачи на двунаправленную шину данных устройства, а при записи данных с вычислителя 3 — на вычислитель 3, причем на третий вход коммутатора 4 поступает сигнал управления выбором данных для записи, а на его четвертый вход — сигнал разрешения прохождения данных от ЭВМ.

С выхода коммутатора 4 видеоинформация поступает в блок 6 видеопамяти, который содержит две страницы 22 и 23 видеопамяти (накопительные матрицы ОЗУ размером 1024х1024х1 байт), что позволяет организовать отображение хранимой видеоинформации в формате 768х544 пиксела с использованием вещательного телевизион-. ного стандарта, Адресное пространство блока 6 видеопамяти представляет собой поле изображения размером 1024х1048 байтовых пикселов (см, табл,1), Рост- адреса происхоху вниз, Страница 22 занимает верхнюю половину адресного пространства, страница 23 — нижнюю. Доступ к блоку 6 видеопамяти организован по принципу "memory

map" и производится блоком 21 управления страницами видеопамяти

По сигналам, вырабатываемым синхрогенератором 2, в счетчиках адресов страниц данных из страницы. Управление выборкой. данных из страницы производится с помической памятью блока 21 управления страницами видеопамяти согласно временным диаграммам конкретных типов микросхем динамической памяти первой 22 и второй 23 страниц видеопамяти. Ге ерация

1748284 адреса выборки производится в,соответствии со следующим законом:

Х(- i dlv Zx + Sx, (2)

Yl =) dlv Zy+ $У, где i — номер отсчета по горизонтали; 5

j — номер отсчета по вертикали, Zx — масштаб по Х;

Zy.— масштаб по Y, Sx — смещение по Х;

Sy — смещение по У; 10

dlv — операция деления нацело.

Пересчет отсчетов адреса осуществляется с помощью счетчиков управления масштабом отображения. Коэффициенты пересчета Zx u Zy хранятся в регистре 5 15 управления, значения начальных смещений по осям координат Sx u Sy также хранятся в регистре 5 управления.

Поступившие с выходов блока 6 видеопамяти на первый и второй входы 20 коммутатора 11 видеосигнала данные мультиплексируются посредством коммутатора 24 входных данных (фиг,4). Управляющий сигнал коммутатора 24 входных данных вырабатывается коммутатором 25 управля- 25 ющих сигналов в зависимости от сигнала управления регистра 5 управления, поступающего на третий вход коммутатора 11 видеосигнала с четвертого выхода регистра

5 управления, и может принимать значения 30 либо сигнала с этого выхода, либо сигнала с третьего выхода блока 6 видеопамяти на четвертый вход коммутатора 11 видеосигна; ла, Последний имеет логический смысл переполнения счетчиков адресов блока 21 35 управления страницами видеойамяти, иначе, координат X и У. Следовательно, в режиме мультиплексирования коммутатора -24 входных данных с управлением от блока 6 видеопамяти, нэ входы коммутатора 11 ви- 40 деосигнала поступаютдэнные поочередно с первого или второго выхода блока 6 видеопамяти, причем смена направления мультиплексирования зависит от состояния счетчиков адресов (Х или Y). Данный режим 45 можно использовать для "склейки" изображений,.хранимых в разных страницах блока

6 видеопамяти, В режиме статического управления.коммутатора 24 входнь1х данных (от регистра 5 управления) направление 50 мультиплексирования определяется содержимым регистра 5 управления.

Первый 26 и второй 27 коммутаторы старших адресов коммутатора 11 видеосиг- 55 нала формируют дополнительные разряды адресов первого 12-1, второго 12-2 и третьего 12-3 блоков выходных преобразователей, Режимы мультиплексирования для них задаются содержимым регистра 5 управления, При этом возможны 4 BBpMBHTd формирования старших адресов: старшие адреса задаются содержимым регистра 5 управления (статический режим); один из разрядов адреса задается попрежнему содержимым регистра 5 управления, а другой — управляющим сигналом переполнения счетчика координаты X блока

6 видеопамяти; отличается от предыдущего варианта тем, что вместо статического управления от регистра 5 управления используется разряд переполнения счетчика У; в качестве старших адресов используются данные второй страницы 23 блока 6 видеопамяти.

Выходом коммутатора 11 видеосигнала является совокупность выходов коммутатора 24 входных данных, коммутатора 25 управляющих сигналов, первого 26 и второго

27 коммутаторов старших адресов и сигнала с четвертого выхода регистра 5 управления.

Данное информационное слово поступает в качестве адреса на четвертые запараллеленные адресные входы первого 12-1, второго 12-2 и третьего 12-3 блоков выходных табличных преобразователей.

Первый 12-1; второй 12-2 и третий 12-3 блоки выходных табличных преобразователей представляют собой одинаковые блоки табличных преобразований (аналогично блокам 17 и 20 входных табличных и блоку

13 графических преобразований) и выполнены по схеме, изображенной на фиг,5.

Принцип их функционирования одинаковый, однако на выходе блоков 12-1, 12-2 и

12-3 формируются соответственно R-, G- и "

И-сигналы изображения каждой точки видеоинформации, что позволяет представить эту видеоинформацию на экране видеоконтрольного блока 15 в псевдоцветах, то есть выполнить аппаратные табличные преобра-. зования, Первый 12-1, второй 12-2 и третий 12-3 блоки выходных табличных преобразователей функционируют следующим образом.

Входной адресный мультиплексор 28 (фиг,5) подключает к адресному входу статической памяти 29 данного блока видеоданные для отображения или адрес обмена.

Видеоданные, запоминаются в регистре адресного мультиплексора 28 синхронно частоте поступления видеоинформации, статическая память 29 хранит функцию табличного преобразования поступающих входных данных в восьмиразрядный код характеристики красного, зеленого или синего (соответственно R, G, В) изображения каждой точки видеоинформации, На выходе статической памяти 29 данные формируются с

1748284

10

Аналоговые сигналы для отображения на видеоконтрольном блоке 15 генерируются в ЦАП 14 синхронно темпу поступления видеоданных, на их вторые входы поступают данные с выходов соответствующих блоков 12 выходных табличных преобразователей для красного, зеленого и синего цвета также синхронно темпу поступления видеоданных, а на третьи входы ЦАП 14 поступают видеоданные с выхода блока 13 графических преобразований, который предназначен для аппаратной поддержки отобра><ения графической информации с выхода второй страницы 23 блока 6 видеопамяти и формирования сигналов бланкирования изображения на экране видеоконтрольного блока 15 по сигналам с выхода синхрогенератора 2.

При работе устройства в режиме наложения графического изобра>кения на полутоновое в качестве входного адреса блока

13 графических преобразований, представляющего собой таблицу преобразования, изображенную на фиг,5, используется совокупность данных с выхода второй страницы

23 видеопамяти и три сигнала бланкирова - ния, вырабатываемых синхрогенератором

2., каждый из которых определяет условия наличия индикации в зависимости от положения электронного луча на экране видеоконтрольного блока 15, что позволяет выбрать бланк отображения полутоновой информации (причем, графическое изображение накладывается на полутоновое) и графически интерпретировать выход второй страницы 23 видеопамяти, при этом зависимасть цветов отображаемой графической информации от значения битов этой страницы задается произвольным образом содержимым статической памяти данной таблицы., Выходные данные блока 13 графических преобразований используются для управления режимом работы ЦАП 14, причем для управления красным сигналом используются разряды О, 1, зеленым — 2, 3, синим — 4, 5.

Возможны 4 варианта работы ЦАП 14;

50 временной задержкой, определяемой быстродействием данной статической памяти..

При этом обмен данными между 3ВМ и статической памятью 29 производится через буферный выходной регистр 30 по шине данных устройства, Таким образом на выходе блоков 12-1 12-2, 12-3 формируются R, G, В сигналы изображения каждой точки, поступающей с ПТК 1 или с внешнего накопителя ЭВМ, позволяющие отображать ее на экране видеоконтрольного блока 15 в черно-белых или псевдоцветах. уровень бланкирования (блокировка индикациии); уровень максимальной яркости; прямое преобразование входных данных; инверсное преобразование входных данных, Использование совокупности данных режимов возможно с использованием программной загрузки от ЭВМ блока 13 графических преобразований, что позволяет формировать графические изображения данных второй страницы 23 видеопамяти и произьодить произвольную конфигурацию бланкирующих сигналов.

Цветоотделенные аналоговые сигналы с выходов ЦАП 14 подаются на входы видеоконтрольного блока 15 и могут использоваться для получения кодированного сигнала в стандарте ПАЛ или СЕКАМ, Процесс доступа по стороны ЭВМ к блокам 12 выходных преобразователей и блоку

6 видеопамяти основан на методе совмещения физических областей адресного пространства центрального процессора ЭВМ (далее процессора) и эквивалентных по объему областей памятей этих блоков. При этом взаимооднозначное соответствие между областями адресного пространства блока 6 видеопамяти и выделенными секторами адресного пространства процессора обеспечивается с помощью формирователя 7 адреса. ввиду большого объема памяти изображения, а между адресным пространством таблиц и секторами процессора — напрямую ввиду ограниченного объема памятей блоков табличных преобразований. Данный метод позволяет упростить и ускорить процесс обмена данными между. блоками устройства и процессором за счет использования операций передачи информации типа прямого доступа к памяти, В адресном пространстве процессора выделяется область объемом 64 кбайта (см, табл.2). Нижняя четверть выделенной области отведена для прямой адресации блоков табличных преобразований (блоки 12-1, 12-.

2, 12-3, 13, 17, 20). При этом остается свободным участок объемом 4 кбайта, что позволяет расширить и модифицировать табличную часть устсэй тва. Верхняя половина выделенной области общим объемом

32 кбайта отведена для доступа к блоку 6 видеопамятй с использованием формирователя 7 адреса.

Формирователь 7 адреса состоит из двух базовых регистров, содержимое которых используется в качестве старших разрядов виртуального адреса блока 6 видеопамяти, причем при адресовации чет1748284

16

30 уровня

50

55 верти выделенной области используется содержимое одного регистра, второй четверти— другого регистра, В качестве младших разрядов виртуального адреса используется физический адрес. генерируемый процессором. Процесс формирования виртуального адреса представлен в табл.2. . Данные в регистры формирователя 7 адреса записываются через мультиплексор выбора способа индикации и мультиплексор выбора базового регистра с помощью управляющей 3ВМ, При адресовании третьей четверти выделенной области адресного пространства 15 устройства содержимое регистров формирователя 7 адреса интерпретируется как единое слово с тем, чтобы обеспечить координатный доступ к содержимому блока 6 видеопамяти, При этом младшие разряды физического адреса ЗВМ интерпретируются в качестве координаты Х изображения, хранимого в блоке 6 видеопамяти, а содержимое регистров формирователя 7 адреса—

У, причем значение Y в диапазоне от 0 до

1023 адресуют первую страницу 22 видеопамяти, а 1024-2047 — вторую страницу 23 видеопамяти. Процесс формирования адреса при координатном доступе иллюстрируется в табл.3.

Координатный доступ может использоваться для облегчения доступа к содержимому блока 6 видеопамяти при программировании на языках высокого

При инициировании операции обмена данными с процессором блок 9 управления осуществляет определение вида операции (чтение/запись), способа (байтовый/словный обмен) и в соответствии с этим определяет направление передачи данных по двунаправленной шине адреса и в буфере

10 данных, осуществляют переключение коммутаторов адреса блоков 13 графических и 12-1, 12-2,,12-3 выходных преобраэователей и блока 6 видеопамяти, подключая тем самым содержимое буфера 8 адреса и формирователя 7 адреса на вход памятей этих блоков. При инициировании операции регистрового обмена данными блок 9 управления осуществляет прямое подключение регистров формирователя 7 адреса и регистра 5 управления йа двунаправленную ши ну данных, дешифрирует адрес конкретного регистра и осуществляет операцию чтения либо записи его содержимого.

Технико-экономическая эффективность предлагаемого изобретения состоит в аппаратном выполнении табличных преобразований; повышении скорости обработки видеоинформации при ее вводе с телевизионной камеры; получении аппаратного сдвига и масштабирования изображения, Наряду с указанным, устройство позволяет повысить гибкость при отображении графической информации в связи с наличием блока графических преобразований, выбирать бланк отображейия полутоновой информации, как следствие возможности масштабирования — изменять размерности (масштаб) кадра телеввода в сторону уменьшения, повысить разрешающую способность изображения за счет увеличения его размерности до 768х544 пикселов, Формула изобретения

1. Устройство для обработки и отображения видеоинформации, содержащее передающую телевизионную камеру (ПТК), синхрогенератор, коммутатор, блок видеопамяти, формирователь адреса, буфер адреса, блок управления, буфер данных, коммутатор видеосигнала. первый, второй и третий цифроаналоговые преобразователи (ЦАП) и видеоконтрольный блок, причем вход ПТК соединен с первым выходом синхрогенератора, второй выход которого соединен с первым входом блока видеопамяти, третий выход — с первым входом блока управления, четвертый выход — с первыми входами первого, второго и третьего блоков

ЦАП, а пятый выход — с пе звым входом видеоконтрольного блока, второй, третий и четвертый входы которого соединены соответственно с выходами первого, второго и третьего блоков ЦАП, первые входы формирователя адреса и буфера адреса объединена и являются входом сигнала адреса, а выходы соединены с вторым входом блока видеопамяти, первый вход буфера данных является входом данных, вторые входы бу-. фера данных и формирователя адреса объединены и соединены .с первым входом коммутатора, выход которого соединен с третьим входом блока видеопамяти, первый и второй выходы которого соединены соответственно с первым и вторым входами коммутатора видеосигнала, о т л и ч а ю щ е eс я тем, что, с целью расширения функциональных возможностей путем обеспечения сдвига и масштабирования изображения и выполнения табличных преобразований, а также повышения скорости обработки видеоинформации, введены первый, второй и третий блоки выходных преобразователей, блок графических преобразований, регистр управления и вычислитель, первый вход которого соединен с выходом ПТК, второй вход — с четвертым выходом синхрогенератора и четвертым

1748284 входом блока видеопамяти, третий вход — с первым выходом регистра управления, четвертый вход — с первым выходом блока управления, второй вход которого является входом сигналов управления, пятый вход вычислителя соединен с первым выходом блока видеопамяти, шестой вход — с вторым выходом блока видеопамяти и первым входом блока графических преобразований, седьмой вход — с выходом формирователя адреса, вторым входом блока видеопамяти, с выходом буфера адреса, с первыми входами первого, второго и третьего блоков выходных преобразователей и вторым входом блока графических преобразований, восьмой вход- — с первым входом регистра управления, первым входом коммутатора, и вторыми входами первого, второго и третьего блоков выходных преобразователей, а также с третьим входом блока графических преобразований, выход вычислителя соединен с вторым входом коммутатора, третий вход которого соединен с вторым выходом регистра управления, а четвертый — с вторь1м выходом блока управления, третий выход которого соединен с вторым входом буфера адреса, четвертый выход — с третьим входом формирователя адреса, пятый выход — с третьим входом буфера данных, а шестой выход — с вторым входом регистра управления, третий выход которого соеди.нен с пятым входом блока видеопамяти, а четвертый выход — с третьим входом коммутатора видеосигнала, четвертый вход которого соединен с третьим выходом блока видеопамяти, шестой вход которого соединен с седьмым