Многоканальный интерфейс

Многоканальный интерфейс

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Его использование для фазового сопряжения ЭВМ с синхронными источниками несинфазных цифровых сигналов позволяет повысить быстродействие за счет сокращения времени фазирования интерфейса . Многоканальный интерфейс содержит в каждом канале 1 формирователь 2 импульсов, корректор 3 фазы и фазовый компаратор 4. Благодаря введению блока 7 определения приоритета, блока 8 коммутации и блока 9 точного фазирования, а в каждый канал 1 - анализатора 5 сигнала и переключателя 6 в многоканальном интерфейсе процесс фазирования разделяется на грубую коррекцию фазы (с точностью до половины тактового интервала) и точную подстройку фазы с ошибкой, равной разбросу в быстродействии однотипных триггеров параллельного регистра в блоке 9 точного фазирования 3 з п. ф-лы, 8 ил 2 табл.

COI03 CQBFTCKMX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4851088/24 (22) 16.07,90 (46) 30.07,92. Бюл. Иг 28 (71) Государственный научно-исследовательский институт радио (72) А.С.Данилин и А,Н.Журавлев (56) Авторское свидетельство СССР

М 1234842, кл, G 06 F 13/00, 1986.

Левин Л.С., Плоткин М.А. Цифровые системы передачи информации. M. Радио и связь, 1982, с.87, рис. 3.24. (54) МНОГОКАНАЛЬНЫЙ ИНТЕРФЕЙС (57) Изобретение относится K вычислительной технике, Его использование для фазового сопряжения 3ВМ с синхронными источниками несинфаэных цифровых сигна-. Изобретение относится к вычислительной технике, а именно к многоканальным параллельным интерфейсам, и может быть использовано для фазового сопряжения

3ВМ с синхронными источниками несинфаэных цифровых сигналов.

Известно многоканальное устройство сопряжения абонентов с ЭВМ, содержащее в каждом из k каналов (k > 1) блок памяти, триггер, три ключа и общий для всех каналов генератор тактовых импульсов, при этом вход блока памяти и выход первого ключа объединены и являются выходом интерфейса (остальные блоки оригинала не имеют отношения к параллельной работе интерфейса).Этот интерфейс предназначен для поочередного подключения параллельных каналов к буферному блоку двухадресной памяти. содержимое которого параллельно

„„5U„„1751774 А1

s 6 06 F 13/26, Н 04 1 7/02, Н 04 Д 3/17

2 лов позволяет повысить быстродействие эа счет сокращения времени фазирования интерфейса. Многоканальный интерфейс содержит в каждом канале 1 формирователь 2 импульсов, корректор 3 фазы и фазовый компаратор 4. Благодаря введению блока 7 определения приоритета, блока 8 коммутации и блока 9 точного фазирования, а в каждый канал 1 — анализатора 5 сигнала и переключателя 6 в многоканальном интерфейсе процесс фазирования разделяется на грубую коррекцию фазы (с точностью до половины тактового интервала) и точную подстройку фазы с ошибкой, равной разбросу в быстродействии однотипных триггеров параллельного регистра в блоке 9 точного фаэирования, 3 з.п, ф-лы, 8 ил„2 табл. считывается в 3ВМ по ее команде, т.е. решает задачу организации инфоромационных циклов для ЭВМ и не решает задачи фазирования цифровых сигналов, поступающих одновременно в каналы, Известен передающий полукомплект аппаратуры синхронного сопряжения цифровых потоков, содержащий в кажд6м из k каналов (k > 1), входы и выходы которых образуют k входов и k выходов интерфейса, формирователь, вход которого подключен к входу канала, корректор, первый и второй входы которого подкл -чены соответственно к первому и второму выходам формирователя, фазовый:компаратор, первый вход которого подключен к второму выходу формирователя, а также преобразователь кода

ПК приема и общие для всех каналов задающий генератор ЗГ, генераторное оборудование ГО и передатчик синхросигнала.

1751774

10

20

30

45

55

В состав прототипа входит также приемный полукомплект, включающий в каждом иэ k каналов дополнительный блок синхронного сопряжения (БСС приема), дополнительный преобразователь кода (ПК передачи) и общие для всех каналов дополнительное генераторное оборудование (синхронизируемое) и приемник синхросигнала.

Входные цифровые сигналы имеют одинаковую для всех тактовую частоту F, т,е. являются синхронными (их частотная синхронизация осуществляется традиционными средствами на предыдущем этапе обработки сигналов). Однако их фазы являются случайными величинами, т.е, сигналы не синфазны, Задача прототипа — произвести . взаимное фазирование этих сигналов.

В прототипе s процессе фазирования (синхронного фазового сопряжения) в каждый информационный цифровой сигнал вводится синхросигнал, занимающий не, сколько тактовых интервалов (например, 8 тактовых периодов Т), Этот синхросигнэл разделяет информационный сигнал на цик лы и используется для цикловой синхронизации, После прерывания для вхождения в режим фазирования в прототипе необходимо выделить и проанализировать несколько синхросигналов (три — четыре в среднем), т,е, затратить на это столько же циклов цифрового сигнала, каждый из которых включает

Р символов (например, Р = 1024), Следовательно, затраты времени на фазирование составляют в прототипе 4Р тактов, или 4РТ секунд,- т.е. довольно значи тельную величину. Таким образом, недостаток прототипа заключается в большом времени вхождения в режим фэзирования (времени фаэирования) Цель изобретения — повышение быстродействия за счет сокращения времени фээировэния интерфейса, Сущность изобретения заключается в разделении процесса фазирования на две последовательные стадии; сначала грубую коррекцию фазы (с точностью до половины тактового интервала). а затем точную подстройку фазы в ",ðt:äåëàõ выбранной половины гактового интервала с ошибкой, равной разбросу Й в быстродействии одно- типных триггеров параллельного регистра, осуществляющих точное фаэирование по единому для них тактовому сигналу.

Нэ фиг,1 изображена функциональная схема предлагаемого многоканального интерфейса (на которой отмечены характерные точки, А, Б, В, Г, Е, Л, М, Н, Х схемы), на фиг;2 — схема формирователя импульсов; на фиг.3 —; на фиг.4 — корректор фазы; на фиг.5 — блок определения приоритета; на фиг.б — блок коммутации: на фиг,7 — временные диаграммы сигналов в указанных характерных точках схемы (диаг.раммы помечены теми же символами); на фиг,8 — временные диаграммы в тех же характерных точках, обобщенные по всем каналам интерфейса.

Многоканальный интерфейс (фиг.1) содержит в каждом i-м канале 1,1(i - 1...„k, k > 1) формирователь 21 импульсов, вход которого является 1-м входом интерфейса, информационный выход формирователя 2.1 импульсов соединен с первым входом корректора 3.1 фазы, тактовый выход формирователя 2.1 импульсов подключен к первому входу фазового компэратора 4.i и второму входу корректора 3.1 фазы, а также блок 7 определения приоритета, блок 8 коммутации и блок 9 точного фазирования, а в 1-й канал — переключатель 6,i и анализатор 5.1 сигнала, первый вход которого подключен к информационному выходу формирователя

2.1 импульсов, первый и второй выходы корректора 3.1фазы и выход фазового компаратора 4.i соединены соответственно с первым и вторым информационными и управляющим входами переключателя 6.i, выход которого подключен к i-му информационному входу блока 9 точного фаэирования, выходы которого являются соответствующими выходами интерфейса,. выходы анализаторов 5.i сигнала первого—

k-ro каналов подключены к соответствующим входам блока 7 определения приоритета, первый — k-й выходы которого соединены с соответствующими управляющими входами блока 8 коммутации, первый — k-й информационные входы которого подключены к тактовым выходам формирователей 2.i импульсов соответствующих каналов, выход блока 8 коммутации соединен с тактовым

° входом блока 9 точного фазирования и вторым входом фазового компаратора 4,i и анализатора сигнала в i-м канале.

Формирователь 2 импульсов (фиг,2) содержит О-триггер 10, информационный

D-вход которого подключен к входу формирователя 2. а прямой выход — к первому выходу А формирователя 2, и выделитель 11 тактового сигнала (ВТС), вход которого подключен к входу формирователя 2 импульсов, а выход — к тактовому С-входу 0-триггера 10 и второму выходу Б формирователя 2 импульсов.

Формирователь 2 импульсов предназначен для восстановления (регенерации) искаженных импульсов информационного сигнала до прямоугольных импульсов А и

1751774 содержит последовательно соединенйые личество "0", следующих непрерывно один дифференциатор, вход которого подключен 5 к входу ВТС 11, ждущйй мультивибратор, резонансный узел, регулируемый фазоврадо N (когда на всех его выходах должны щатель и амплитудный органичитель, выход установиться значения "1"), и всегда сбра10 сывается очередным импульсом А, так что которого подключен к выходу ВТС 11.

Входной информационный сигнал, поступающий в ВТС 11, фронтом каждого на всех его выходах никогда в таком режиме своего импульса формирует в-дифференци- не появляются одновременно значения "1". аторе короткий импульс, запускающий Следовательно, на выходе многовходового мультивибратор. Длительность этого им- элемента И вЂ” НЕ 14 и на выходе В анализатопульса равна Т/2, где Т = 1/F — период такто- 15 ра 5 сигнала в режиме "а" всегда устанавливого сигнала с частотой F. При такой вается сигнал "1", свидетельствующий о наличии информационного сигнала А на первом входе анализатора 5. длительнссти спектральная плотность выход- ного сигнала мультивибратора имеет максимум на частоте F. Этот сигнал раскачивает

В режиме "б" сигнал А отсутствует, так резонансный узел (усилитель с контуром, настроенным на частоту F), гармоническйй

20 что состояние "0" íà R-входе счетчика 12 разрешает ему производить счет тактовых сигнал которого через фазовращатель поступает в ограничитель (усилитель-ограничитель), преобразующий его в прямоугольные ния "1" одновременно, когда на выходе В импульсы тактового сигнала Б с частотой F 25. многовходового элемента И вЂ” WE 14 устанавливается сигнал "0", запрещающий прохождение тактовых импульсов, Бо через элемент И-НЕ 13. Тем самым счетчик оказывается остановленным в заполненном

Анализатор 5 сигнала (фиг.3) содержит 30 состоянии, которое сохраняется в течение двоичный счетчик 12 до N = 2" (где n — число разрядов счетчика), установочный R-вход всего режима "б", при котором на выходе В анализатора 5 сформирован сигнал "0", свикоторого подключен к 1-му входу А анализа-. тора 5 сигнала, элемент И-WE 13, первый детельствующий об отсутствии сигнала А на первом входе анализатора 5.

Таким образом, в зависимости от наличия или отсутствия информационного сигнавход которого подключен к второму входу

Бо анализатора 5 сигнала, а выход — к счетному .С-входу счетчика 12, многоходовый ла А на первом входе А (т.е. в режимах "а"

И-НЕ 14 и к выходу анализатора 5 сигнала.

Корректор 3 фазы (фиг,4) содержит первый D-триггер 15.1, у которого информационный D-вход и прямой выход подключены соответственно к первому входу А и первоАнализатор 5 сигнала предназначен для выявления наличия или отсутствия цифрового сигнала А (фиг.6, режимы "а" или "б") му выходу Л корректора 3 фазы, элемент HE на его первом входе А при постоянном поступлении на его второй вход Б, гарантиро-:16, вход которого подключен к второму входу Б корректора 3 фазы, а выход — к тактовому С-входу первого триггера 15.1, второй

0-триггер 15.2, 0-вход которого подключен ванного тактового сигнала Бо, 8 режиме "а" каждый импульс информа5Î ционного сигнала А поступает Hà R-вход к прямому выходу первого. триггера 15.1, а счетчика 12 и устанавливает его в нулевое С-вход и прямой выход соответственно к состояние, которое фиксируется многовхо- второму входу Б и второ. увыходу М коррекдовым элементом И-НЕ 14 как сигнал "1" на тора 3 фазы

Корректор 3 фазы предназначен для его выходе В, поступающий на второй вход

55 подготовки предварительного (грубого) фазирования информационного сигнала А (с точностью до половины Т/2 тактового перисчетчика 12, т.е. в промежутках между со- ода). Для этого очередной информационный седними импульсами информационйого символ А (фиг.7) отрицательным фронтом сигнала А (на R-входе счетчика 12). (спадом) тактового импульса Б через элевыделения из входного сигнала импульсов

Б тактового сигнала.

Выделитель 1 тактового сигнала (ВТС) и длительностью Т/2 (скважностью 2). Фаза этого сигнала устанавливает формирователь так, чтобы фронты импульсов выходных сигналов А и Б совпадали. элемент И-НЕ 14, входы которого порознь подключены к разрядным выходам счетчика 12, а выход — к второму входу элемента элемента И-HE 13 и разрешающий прохождение через него тактовых импульсов Бо.

Тактовые импульсы Бо подаются на С-вход

На каждый такой промежуток в сигнале

А приходится не более L тактовых импульсов Бо, где L — максимально возможное коза другим в информационном сигнале А (L < N). Поэтому счетчик 12 никогда не успевает (в режиме "a") досчитать до конца, т.е. импульсов Бо до значения N = 2", т.е. до установления на всех его выходах состояили "б") анализатор 5 однозначно формирует на своем выходе В сигнал В = 1 или В = 0 соответственно.

1751774 мент HE 16 записывается в первый 0-триггер 15,1, Через Т/2 положительным фронтом следующего тактового импульса Б этот же информационный символ А записывается во второй 0-триггер 15.2. В результате на первом и втором выходах Л и М корректора

3 фазы появляются копии Л и М символа А, сдвинутые на Т/2 (на втором выходе позднее, чем на первом), Фазовый компаратор 4 выполнен в виде

D-триггера, у которого 0-вход, С-вход и прямой выход являются соответственно первым входом Б, вторым входом Бо и выходом

Г компаратора 4. Если на его первом и втором входах Б и Бо фазы Ф и Фо тактовых сигналов Б и Б, находятся в соотношениях

Ф > Фо или Ф = cbp, то на выходе Г компаратора 4 сигнал Г = 1, если же Ф < Фо, то

Г = О. Это справедливо (как в данном предложении) для синхронных сигналов одина-. кового вида (прямоугольные импульсы частоты F со скважностью два). Будем называть сигнал Бр (на С-входе триггера) и его

«фазу ©p опорными, а сигнал Б (на 0-входе триггера) и его фазу Ф исследуемыми. Для таких сигналов достаточно рассматривать разницу в их фазах в пределах. +T/2, где

Т = 1/F — период сигналов. Если для фиксированного импульса Б, его фронт совпадает по времени с вершиной импульса Б или его фронтом {по другому — с уровнем "1" или положительным перепадом уровней сигнала Б), то триггер устанавливается в единичное состояние, а на его прямом выходе появляется сигнал 0 = 1, В этом случае говорят. что сигнал Б опережает сигнал Бо или синфазен ему, т.е. Ф > Фо или Ф = Фо. Если же фронт Бо совпадает с интервалом между импульсами Б (с уровнем "0"). то триггер устанавливается в состояние Q = О, при этом считают, что сигнал Б отстает от сигнала Бо, т.е. Ф < Фо. Этим объяснено формирование указанных выше выходных сигналов Г фазового компаратора 4, Переключатель 6 содержит первый и второй элементы И, у которых первые входы подключены соответственно к первому и второму входам переключателя 6; а вторые входы соответственно непосредственно и через элементы HE —. к управляющему входу переключателя 6, и элемент ИЛИ, входы которого порознь подключены к выходам первого и второго элементов И, а выход — к выходу переключателя 6, Управляющий сигнал "1" или "0" разрешает прбхождение на" выход Н переключателя 6 сигнала с первого или второго его входа (Л или M).

Блок 7 определения приоритета (фиг,5) имеет k входов В.! (i = 1...k) k выходов Е.! и содержит k элементов И-НЕ 17.l (каждый из которых является k-входовым) и k элементов

НЕ 18,i, входы которых подключены к выходам одноименных (по номеру) элементов И—

5 НЕ 17 !, а выходы — к одноименным выходам

Е блока 7, В i-м элементе И-НЕ 17.l(! = 1...k)

i-й вход подключен к i-му входу В,l блока 7, выход — к i-м входам остальных k-1 элементов И вЂ” НЕ 17.J 0 Ф i J = 1 "k — 1), 10 Входные сигналы В.! блока 7 образуют

k-символьную комбинацию двоичных символов типа 1101„. !001, в которой символы

"1" и "0" отвечают действующим (активным) в данный момент и бездействующим (пас15 сивным) каналам i.l, а место символа в комбинации определяет номер I канала 1.i, Тем самым эта комбинация определяет мгновенную рабочую ситуацию в схеме интерфейса. Блок 7 определения приоритета

20 предназначен для гарантированного выбора лишь одного номера 1, канала 1,1О из . числа только действующих каналов 1.i (i =

=1...kp, kp < k), в которых выделены тактовые сигналы Б.!.

25 В начальный момент (при включении), если все входные сигналы BI = 1 (все каналы — активные), а также если один или несколько каналов имеют входные сигналы BJ = О (каналы пассивные), то активные

30 каналы 1.! оказываются в состоянии соревнования и их элементы И вЂ” НЕ 17.! стремятся сформировать на своих выходах сигналы

"0". Это удается лишь одному из них 17.1О (по случайным обстоятельствам, связанным

35 с разбросом в быстродействии однотипных элементов). Его выходной сигнал "0" поступает на один из входов (i = 1О) каждого из остальных элементов И вЂ” НЕ 17,i (i W 1p) и вместе с сигналами В = 1 образует на вхо40 дах каждого из них смешанную комбинацию из одного "0" для i = lo и остальных "1" для (активных каналов) или двух "0" для = 1p, и

J и остальных "1" для (пассивных каналов).

Эта комбинация определяет их выходные

45 сигналы, равные "1", которые подаются на

k — 1 входов этого одного элемента И вЂ” НЕ

17.1о и вместе с его входным сигналом

В1о = 1 образуют на его входах однородную комбинацию из k символов "1". Это состоя50 ние блока 7 приоритета является устойчивым, в котором (после инвертирования в элементе НЕ 17,l) на одном его выходе сигнал Е1О.= 1, а на остальных k-1 выходах

Е! — 0(I 1о).

55 Когда один или несколько каналов 1.j перестают быть активными, возможны две ситуации. Если среди них не оказывается канала 1.1о, являющегося ведущим для остальных (для которого Е1О = 1), то состояние

20

25 выход — к выходу Б, блока коммутации. 30

Блок 8 коммутации предназначен для

45

55 блока 7 приоритета остается устойчивым с прежним приоритетом для номера 1О. Если же среди отказавших каналов оказывается ведущий 1.1О, то сразу же (с момента его отказа) элементы И-НЕ 17.! активных каналов 1 (I - 1...kp, kp < k) вступают в новое соревнование, аналогичное описанному выше. В результате устанавливается состояние блока 7 с новым значением 1О, для которого опять сигнал E1p = 1, а остальные

Е!-0(IР 1).

Таким образом, в любой рабочей ситуации сигнал "1" устанавливается только на одном выходе блока 7 определения приори. тета (имеющем номер 1 ), à íà k-1 остальных его выходах сигналы равны "0". Этим, во-первых, гарантируется постоянное наличие в схеме интерфейса тактового сигнала для обслуживания остальных блоков и, во-вторых, исключается влияние бездействующих (или отказавших) каналов на работу схемы.

Блок 8 коммутации (фиг,6) содержит k элементов И 19 (i = 1...k), первые входы которых подключены к соответствующим k входам Б блока 8 коммутации, а вторые входы — к соответствующим k управляющим входам Е! блока 8 коммутации, и k-входовый элемент ИЛИ 20, входы которого порознь подключены к выходам элементов И 19.l, а обеспечения интерфейсу гарантированного тактового сигнала Бо, который выделяется блоком 8 коммутации из тех входных тактовых сигналов 6I, которые отвечают только активным каналам. Гарантия обеспечена структурой управляющих сигналов EI блока

8 коммутации. имеющей вид 00100„.000, в которой есть лишь один символ "1", отвечающий одному из активных каналов (см. выше объяснения работы блока 7 определения приоритета).

Блок 9 точного фазирования имеет k входов, k выходов и тактовый вход. Он выполнен в.виде параллельного регистра, сддержащего k разрядов (триггеров); информационные 0-входы которых подключены к входам блока 9, прямые выходы — к выходам блока 9, а тактовые С-входы — к тактовому входу блока 9 точного фаэировэния.

Функциональное назначение блока 9 точного фазирования отражено в его названии. На его входы поступают копии Н! информационных сигналов AI для активных каналов 1.l (I = 1...k) или "0" для пассивных каналов 1.i (j i). Эти копии в процеССе предварительного грубого фазирования выровнены по фазе с точностью до полутакта (Т/2), Поскольку триггеры 1актируются

15 единым для них тактовым сигналом Бо, на их выходах формируются точно сфазированные между собой информационные сигналы

Xi для активных каналов 1.I и сигналы XJ - 0 для пассивных каналов 1.J. Точность фазирования равна разбросу dt в быстродействии однотипных триггеров регистра.

Многоканальный интерфейс работает следующим образом.

В пояснениях работы для краткости приняты термины: Сигнал А, импульс А, команда А (вместо развернутого выражения

"сигнал, полученный на выходе формирователя"),.а также вход А, выход А с использованием одинаковых символов А для обозначения характерных точек схемы (фиг,1-6) и сигнальных диаграмм (фиг.7).

Входные сигналы параллельного многоканального интерфейса, поступающие одновременно в его каналы 1.! (! = 1...К k > 1), представляют собой цифровые сигналы, несущие информацию из отдаленных источников. На предварительном этапе обработки они синхронизируются между собой по частоте традиционными средствами. Импульсы входных сигналов искажены по форме (размыты), а их фронты для разных каналов не совпадают между собой на временной оси, т,е, сигналы разных каналов расфазирова-.. ны.

Таким образом, входные сигналы интерфейса являются синхронными (имеющими одинаковые тактовые частоты F), но несинфазными, Задача интерфейса — осуществить их взаимное фазирование (фазовое сопряжение) за достаточно короткое время с максимальной точностью.

Для решения этой задачи в интерфейсе организуется несколько подготовительных операций. Прежде всего необходимо восстановить форму импульсов поступающих цифровых сигналов и получить в каждом канале 1.l регенерировэнный информационный сигнал А.!, а также выделить из него соответствующий тактовый сигнал Bi и сфазировать его с сигналом А!. Эти операции производятся автономно в каждом канале

1.i и осуществляются формирователем 2.! импульсов (действие которого описано выше).

Далее нужно обеспечить работоспособность интерфейса в ситуациях, когда перестает поступать информация в отдельные. каналы 1.j (j = 1.,Лс-2, j Ф E), например, вследствие аварии на отдельном участке тракта или в плановом порядке. Чтобы это не оказало влияния на действие оставшихся каналов 1.i (i Ф j), s интерфейсе предусмат1751774

12 ривается получение гарантированного так- нэпов. в качестве опорного используется тового сигнала Бр, общего для всех каналов один из выделенных тактовых сигналов Б1, 1Л. Для этого служат анализаторы БЛ, блок Номер 1р этого сигнала (т.е. номер канала

7определения приоритета, блок 8 коммута- 1.1o) автоматически выбирается из числа ции. 5 только действующих в данный момент канаЭти подготовительные операции обес- пов 1.1, а бездействующие каналы 1,J(J. I) в печивают проведение основной операции — процедуре выбора не участвуют(заблокировзаимного фазирования информационных ваны). Тем самым исключается возможность сигналов А!, котороеосуществляется в виде отказа интерфейса в случае прекращения двух последовательных стадий. Сначала 10 поступления одного или нескольких входпроизводится предварительное грубое фа- ных сигналов и гарантируется постоянное зирование (с точностью до Т/2, где Т - наличие опорного сигнала Бр с частотой F

-1/F — период тактового сигнала) автоном- для подстройки по нему фаз всех информа. но в каждом канале с помощью фазового ционных сигналов, Для обеспечения такой компаратора 4Л, корректора 3,1фазы и пере- 15 гарантии состояние всех каналов 1Л интерключателя 6Л, а затем — окончательное точ- . фейса постоянно исследуется анализатсраное фазирование полученных сигналов Hi ми 5Л сигнала на активность, т.е. на наличие для всех каналов 1Л одновременно с по- или отсутствие в них информациойных сигмощьютриггеровблока9точногофазирова- налов Ai (детали этого анализа см. выше). ния, тактируемых общим сигналом Бр, 20 Результаты исследования для каждого такполученным ранее (при этом ошибка фази- тового периода постоянно вырабатываютрования не превышает разброса в быстро- ся на выходах Bi анализаторов 5Л в ви е в виде действии однотипных триггеров). Попутно сигналов Bi =1 для активных каналов 1,i и в интерфейсе реализуется выполнение BJ = 0 для пассивных каналов 1.J (j м = i). вспомогательных (диагностических) функ- 25 Эти сигналы Bi и BJ, образующие в соций — выявление (и индикация) номеров вокупности комбинацию типа 1101001 со действующих (!) и бездействующих О) в дан- случайным распределением однотипных ный момент каналов, а также выявление(и символов, поступают одновременно на вхо- индикация) среди активных каналов номе- ды блока 7 определения приоритета, в котора р канала, в котором тактовый сигнал 30 ром по случайному закону осуществляется выбран в качестве ведущего сигнала Бр выбор лишь одного номера 1р из номеров для остальных каналов. Эта информация яв- только действующих каналов 1л и формиру ляется основой для следующей классифика- ется на его выходах Е1(i = 1...k) набор сигнации каналов по критерию наличия или лов Ei, образующих комбинацию типа отсутствия в нихинфофмационныхсигналов Э5 0100000. В этой комбинации место единсти пороли внихгарантированноготактового венного символа "1" определяет номе 1р сигнала Бр. того канала 1.1р, который предназначен яет номер

КАНАЛЫ; АКТИВ- ПАССИВ- быть ведущим (опорным) для остальных каНЫЕ1,i НЫЕ1,)() Ai) . налов 1,i (i Ф1р). Полученные сигналы Ei

Ведущий (t = 1o) 40 подаются на управляющие входы Ei блока 8 коммутации, который по командам Ei под ешение основнои задачи — точного кпючает на свой выход Бо один из тактовых взаимного фазирования информацйонных сигналов Б1, постоянно присутствующих на

Сигналов Ai (! = 1...k) связано с необходимо- его входах Bi, При этом выбор сигнала Б из стью иметь некоторый общий опорный сиг- 45 Bi производится, как указано выше, из чиснал, по которому можно подстраивать фазы па только действующих в данный момент сигналов At, Если в качестве опорного вы- каналов 1,i в соответствии с выбором нобрать один из сигналов At; то нет гарантии мера 1р блоком 7 определения приоритета, его постоянного существования из-за воз- т.е. Бр = Б1р, можных прерываний, Другой вариант ре- 50 В случае прекращения поступления ош н е ия этои подзадачи заключается в ногоилинескопькихвходныхсигналов,если использованйи отдельного генератора так- их номера J не совпадают с номером 1р тового сигнала стабильной частоты F. Такую ведущего канала, выбранного блоком 7 опстабилизацию можно обеспечить постоян- ределения приоритета, работа интерфейса ной подстройкой его частоты по одному из 55 в целом продолжается без изменений, т.е. сигналов At, наличие которого не гарантиро- выбывшие из строя каналы не оказывают на вано. Следовательно, и этот вариант отпа- нее влияния. дает, : .. Если же прекращает поступать сигнал

В данном предложении с учетом синх- . А1р ведущего канала 1.1р, то соответствуюРОННОСтИ ИСХОДНЫХ ИНфОРМаЦиОННЫХ СИГ1751774 щий анализатор 5.1, изменяет свой выходной сигнал В10 с "1" на "О", Тем самым изменяется комбинация входных сигналов

Bl блока 7 определения приоритета, причем это изменение является для него фундаментальным, поскольку затрагивает номер 10 .ведущего канала 1,10 (в отличие от предыдущих случаев, в которых изменения рабочей ситуации не охватывают ведущего канала 1.1О и поэтому не являются определяющими), При таком изменении сигналов

В! (! ™ 1...k) блок 7 определения приоритета в том же такте производит новый выбор номера 10 ведущего канала из числа активных в данный момент, на его выходах сразу . же формируется новая комбинация сигналов Ei, дающая команду блоку 8 коммутации на подключение к его выходу нового тактового сигнала Б0 из числа сигналов Ei; имеющихся в данный момент

Таким образом, в любой рабочей ситуации. т.е. при любой комбинации активных и пассивных каналов и при любом ее изменении, в интерфейсе гарантировано получение всегда действующего сигнала Б0, Тем самым исключено влияние изменений внешней ситуации на функционирование интерфейса.

Грубое фазирование является предварительной стадией последовательного двухстадийного процесса и производится автономно в каждом активном канале 1.I c помощью фазового компаратора 4.I, корректора 3.l фазы и переключателя 6 !, Характер этого предварительного фазирования определяется фазовой ситуаций в отдельном канале !.I, которую устанавливает фазовый .компаратор 4,I по отношению к фазе Ф0 гарантированного тактового сигнала Ác.

Здесь следует повторно подчеркнуть, что в отдельно взятом активном канале 1.! информационный сигнал Al и отвечающий ему тактовый сигнал Б! всегда сфазированы, т.е. фронты их импульсов имеют общую одина10

25 ковую фазу Ф!. Относительно сигнала Б0 сигнал Ai (и сигнал Б!) может опережать его (т.е. Ф! > CDo ), может иметь с ним одинаковую фазу (cDi = Фо) и может отставать от него (Ф! < Ф0). Случаи (1). (2) и (3) далее разбираются отдельно (cM. фиг.7). Указанные 50 термины, характеризующие положение импульсов Б! и Б0 на временной оси, нуждаются в пояснении, Учитывая, что скважность всех тактовых импульсов установлена равной двум (см. выше), при рассмотрении их 55 фазовых (временных) различий можно ограничиться пределами ч Т/2 (где Т = 1/F — их . период), т.е. рассматривать положение фронта импульса Б! относительно фронта ближайшего (из двух соседних) импульса Б0, фронт которого отстоит от фронта Б! не более чем на Т!2. Следовательно, выражение

"сигнал Б! опережает (отстает) сигнал Б " означает, что сигнал Б сформирован или поступает для обработки раньше (позже) сигнала Б0 не более чем на Т/2.

В каждом канале 1,i фазовый компаратор 4.! выполнен в виде 0-триггера, у которого на 0-вход поступают собственные тактовые импульсы Б!, на С-вход — импульсы

Б> гарантированного тактового сигнала, а на выходе П формируется сигнал "1" или

"0", характеризующий фазовое положение

Б! относительно Б0, т.е. фазовую ситуацию в канале 1,!. В зависимости от этой ситуации сигнал Г! управляет состоянием переключателя 6.I, который пропускает на свой выход Н! либо Л! (если П = 1), либо Mi (если

Г! = О).

Вместе с тем независимо от фазовой ситуации в канале 1.i корректор 3,! фазы вырабатывает на своих выходах Л! и Ml две копии информационного сигнала Ai (см. выше), сдвинутые относительно друг друга на половину Т/2 тактового периода Т, причем копия Ml всегда отстает от копии fll (и обе они отстают от исходного сигнала А! также на Т/2), Рассмотрим возможные ситуации более подробно (фиг.7).

Случай (1): Ф! > Ф0, О < Ф! — Ф < Т/2, т,е, сигнал Б! опережаетсигнал Б0(при этом копия Л! отстает от Б0, а копия Mi опережает его, так как рассматривается интервал

+Т/2 от фронта сигнала Б0). В этом случае фронт каждого импульса Б0 совпадает по времени с вершиной импульса Б! (т.е. с уровнем "1"), поэтому фазовый компаратор 4.l вырабатывает сигнал П = 1, дающий коман ду переключателю 6.I íà пропускание сигнала Л! с его первого (верхнего) входа, так что его выходной сигнал Hi =.Л!, Этим завершается грубое фазирование. С учетом отставания копии fli от исходного оригинала Ai на

Т/2 можно заключить, что грубое фазирование в случае (1) занимает половину тактового периода Т, т.е. время S1 = Т/2, Случай (2): Ф! = Фс. cDo — Ф! = О, т.е. фронт каждого импульса Б0 совпадает по времени с фронтом каждого импульса Б!.

Следовательно. в этом случае (к которому всегда относится, в частности, фазовая ситуация в ведущем канале 1.10) на выходе фазового компаратора 4.! формируется (как и в предыдущем случае) сигнал Г! - 1, заставляющий переключатель 6 пропускать также копию Л!, т.е. опять Hi = Л!, так что на грубое фаэирование опять тратится время S2 - Т/2.

1751774

10

20

25 него йэ.Т/2). Фронт импульса Бо совпадает с

35

50 сигналов Ai их копии Xi, фронты и спады

55 Случай (3): Фl < Фо, 0 < Ф вЂ” Ф1 Т/2, :т.е. сигнал 61отстает от сигнала Бо (при этом копия Л! опережает 6>, а копия Mi отстает от него). В этом случае фронт каждого тактового импульса Бо совпадает по времени с интервалом между импульсами Б1 (т,е, с уровнем "0"), поэтому фазовый компаратор

4.1 вырабатывает сигнал Г! = О, Этот сигнал дает команду переключателю 6.1 íà пропускание сигнала Mi с его второго (нижнего) входа, так что его выходной сигнал HI = Mi, Поэтому в случае (3) грубое фазирование требует целого тактового периода Т, т.е, время S3 = T.

Рассмотренные случаи исчерпывают возможные фазовые ситуации в отдельном активном канале (включая ведущий). Видно, что на выходе переключателя 6,1, осуществляющего грубое фазированйе. формируется копия Н1 сигнала Ai, отстающая от него не более чем на Т!2 в случаях (1) и (2) и не более чем на Т в случае (3). Соответственно этому определяется и время, необходимое для грубого фазирования, Механизм грубого фазирования в активных каналах поясняется табл.1:

Дальнейшее рассмотрение механизма грубого фазирования проведем на примере равномерного распределения временных (фазовых) сдвигов сигналов Ai в каналах 1.! по отношению к каналу 1.1>, 1 1<, (фиг,8) (проводимое рассмотрение справедливо для любого закона распределения упомянутых сдвигов);

Так K3k копии Л! u Mi сигнала Ai получены путем сдвига сигнала Ai на Т/2 и Т соот-.. ветственно, то и закон распределения временных (фазовых) сдвигов копий JIi u Ml остается тем же, что и у сигналов А1.

На выход канала 1,i проходит копия Л1 4 или Mi в зависимости от случая,1, 2 или 3, имеющего место в данном канале (Hi = Jil или Hl = Mi}. В результате этого закон распределения временных (фазовых) сдвигов сигналов Hl отличается от закона распределейия их для сигналов А1. Сдвиги концентрируются в пределах временных интервалов, равных Т!2, В других временных интервалах, равнйх Т!2, сигналы Hi сохраняются неизменными (т.е. сохраняются состояния "О" или "1"), В этих временных интервалах осуществляется тактирование оконечных триггеров блока 9 точного фазирования, Стадия точного фазирования является завершающей и производится одновременно для всех активных каналов 1 посредством синфазнрго тактирования всех оконечных триггеров блока 9 единым для них гарантирОванным тактовым сигналом

Б>. При указанных выше фазовых ситуациях в канале процесс точного фазирования имеет свои особенности. Заметим, что во всех случаях сигнал Hl представляет собой после грубого фазирования копию сигнала AI, отстающую от него на различное время (S1, S2, $3) для разных случаев, Случай (1): Ф1 Фо, сигнал Ai опережает на время t < Т/2, а его копия Нl = Jll отстает на время t" = Т/2-t (после полутакта задер.- жки в первом триггере 15.1 корректора 3,1 фазы, фиг,4). Фронт импульса Бо совпадает с вершиной импульса Hl, которая продлевается триггером блока 9 до следующего фронта Бо, Значит, сигнал Hi задерживается триггером блока 9 на время t1 = Т вЂ” t" - Т/2

+ t . Поэтому полное время фэзирования (грубого и точного) составляет Т1 = S1 + t1 =

=Т!2+ Т/2 + t = Т+ t < ЗТ/2

Случай (2): Фl = Ф,, сигнал Al — синфазный относительно 6, а его копия Н! = Jli после полутакта задержки в корректоре З,i фазы — несинфазна сигналу 6О (отстает от вершиной импульса Hl, которая фиксируется триггером блока 9 до следующего фронта

Бо, так что полное время фазирования составляет Т2 = S2 + t2 = Т/2 + Т/2 = T.

Случай (3): Ф1 < Ф, сигнал Ai отст ает от сигнала Б, на время t < Т/2, а его копия .

H1 = Mi отстает от 6 на время t + Т (после двух полутактов задержки в первом и втором триггерах 15.1 и 15.2 корректора 3.i, фиг.4), т.е. относительно следующего через

Т импульса 6p — на время t, Фронт импульса Бо совпадает с вершиной импульса Hl, которая растягивается триггером блока 9 до следующего фронта Бо, Значит, сигнал HI задерживается триггером блока 9 на время t3 = Т вЂ” t . Поэтому полное время фазирования составляет Т3 = S3 + 3 = Т + Т вЂ” t =

=2T — t < 2Т, Процесс точного фазирования во всех активных каналах 1.i îïðåäåëÿåòñÿ ведущим тэктовйм сигналом 6о. постоянно поступающим нэ С-входы триггеров блока 9. Под действием этого сигнала Бо на их выходах Xi формйруются для всех информационных которых в разных каналах совпадают между собой (с точностью работы однотипных триггеров). Тем самым обеспечивается процесс точного фазирования информационных сигналов и как результат — синфаэность выходных сигналов Xi.

Как уже отмечалось ранее. возможны рабочие ситуации, когда в один или несколько каналов 1.f перестает поступать информация. Если при этом среди номеров j

1751774

20

30

Формула изобретения

1, Многоканальный интерфейс, содержащий в I-м канале (i = 1...К k > 1) формирователь импульсов, вход" которого является

1-м входом интерфейса, информационный выход формирователя импульс