Многоканальный цифровой фильтр

Многоканальный цифровой фильтр

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и предназначено для построения системы цифровой обработки сигналов. Цель изобретения - снижение аппаратурных затрат (за счет исключения дополнительных умножителей, сумматора. блоков регистров), а также расширение функциональных возможностей за счет вычисления фильтра 2п-го порядка. Многоканальный цифровой фильтр содержит регистры 1-8, блоки регистров 9 и 10, сумматоры 11, 12, 13, умножители 14, 15. 16, коммутаторы 17, 18, сумматор 27 и регистр 28, блок 30 синхронизации. Устройство вычисляет п параллельных рекурсивных фильтров второго порядка (п каналов) от одного потока данных, причем нулевой фильтр является фильтром низких частот, а остальные п-1 фильтров - полосовыми Входные отсчеты поступают на информационный вход регистра 1 каждый n-й такт, начиная с первого, а результаты выдаются в каждом такте с выхода 26 устройства. Каждый n-й такт с выхода 29 устройства выдаются результаты вычисления параллельного фильтра 2п-го порядка. 1 з.п. ф-лы. 5 ил.

;OIO3 CORI:1ÑIt. ÈÕ

СОЦИАЛИСТИЧЕСКИХ ЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

/ (л

»» 1

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4875892/24 (22) 19.10.90 (46) 30.07.92. Бюл. ¹ 28 (71) Киевский политехйический институт им.

50-летия Великой Октябрьской социалистической революции (72) Ю.С.Каневский, Л.M.Ëîãèíoâà, Л.Е.Мицкевич и А,М,Сергиенко (56) Авторское свидетельство СССР № 1224980, кл. G 06 F 15/353. 1984.

Авторское свидетельство СССР

¹ 783796, кл. G 06 F 15/353, 1978. (54) МНОГОКАНАЛЬНЫЙ ЦИФРОВОЙ

ФИЛЬТР (57) Изобретение относится к области вычислительной техники и предназначено для построения системы цифровой обработки сигналов. Цель изобретения — снижение аппаратурных затрат (эа счет исключения дополнительных умножителей. сумматора.

Изобретение относится к области вй числительной техники и предназначено для построения систем цифровой обработки сигналов.

Целью изобретения является снижение аппаратурных затрат. а также расширение функциональных возможностей эа счет вычисления фильтр» 2п-го порядка.

На фиг,1 представлена структурная ñõåма многоканального цифрового фильтра; на фиг.2 — структурная схема блока синхронизации; на фиг,3 — временная диаграмма работы блока синхронизации; на фиг.4 и 5амплитудно-частотные характеристики, соответственно и каналов фильтра и фильтра

2п-го порядка.

„„".Ы„„1751781 А1 (sI)s G 06 F 15/353, Н 03 Н 17/04 блоков регистров), а также расширение функциональных возможностей за счет вычисления фильтра 2п-го порядка, Многоканальный цифровой фильтр содержит регистры 1-8, блоки регистров 9 и 10, сумматоры 11, 12, 13, умножители 14, 15, 16, коммутаторы 17, !8, сумматор 27 и регистр

28, блок 30 синхронизации. Устройство вычисляет и параллельных рекурсивных фильтров второго порядка (и каналов) от одного потока данных, причем нулевой фильтр является фильтром низких частот, а остальные и-1 фильтров — полосовыми, Входные отсчеты поступают на информационный вход регистра 1 каждый и-й такт, начиная с первого, а результаты выдаются в каждом такте с выхода 26 устройства. Каждый и-й такт с выхода 29 устройства выдаются результаты вычисления параллельного фильтра 2n-ro порядка. 1 з.п. ф-лы. 5 ил.

Многоканальный цифровой фильтр (фиг,1) содержит входной регистр 1. первый регистр 2, второй регистр 3, третий регистр

4, регистр множимого 5, первый регистр произведения 6, первый регистр результата .

7, второй регистр произведения 8. первый блок регистров 9 из и-2 последовательно включенных регистров, второй блок регистров 10, состоящий из и+1 nocлeдоватeльно включенных регистров, первый сумматор

11. второй сумматор 12, третий сумматор 13, первый умножитель 14, второй умножитель

15, третий умножитель 16, первый коммутатор 17, второй коммутатор 18, блок памяти констант 19, блок синхронизации 20. выходы 21.0...21 и-1 блока синхронизации 20, 1751781

10

Многоканальный цифровой фильтр вы- 20 чйсляет n параллельных рекурсивйых филь30

35 выходы 22, 23 блока синхронизации, вход 24 синхросигнала блока синхронизации ?О, вход 25 начальной установки, выход 26 результата многоканальной фильтрации. четвертый сумматор 27, второй регистр результата 28, выход 29 результата фильтрации n-ro порядка, Блок синхронизации 20 содержит счетчик 30, дешифратор 31 и элемент ИЛИ 32, Перечисленные функциональные узлы и блоки цифрового фильтра могут быть реализованы на следующих микросхемах. Регистры 1 — 4, 7, 9,1-9,n — 2, 10,2 — 10.n+1 — на микросхемах 1804Р2, умножитель 14 вместе с регистром 5 и 6, умножитель 15 вместе с регистром 10.1 и умножитель 16 вместе с регистром 8 — на микросхемах К 1802ВР5, сумматоры 11 — 13 и 27 — на К155ИПЗ, коммутаторы 17 и 18 — на К531 КП 11. тров второго порядка (и каналов) от одного потока данных (одного сигнала), причем ну. левой фильтр — фильтр низких частот. а остал ьй ые и — 1 фильтров — полосовые (см. фиг.4).

Фильтр низких частот вычисляется по формулам у1,) = xI-2 + 2х1 — 1 + xi, .Ец = С1у1,1+ 01 ц-1+ E 1Z1, 2.

Полосовые фильтры вычисляют по формулам: ук,i = х1 — x1-а, Ек,1 = Скук+ Скак,1-1+ Е12ц-2, и К>1,п 3, где К вЂ” номер канала, К = 2,3,.„n j — номер данного.

Фильтр 2n-fo порядка вычисляется сложением результатов параллельных каналов фильтра по формуле

Zi = Zy I

k=1 с получением амплитудно-частотной характеристики, равной сумме характеристик этих каналов (фиг.5).

В устройстве применяется одноразрядная синхронизация. При этом момент конца

1-ro такта (или начала I+1-го такта) равен моменту фронта I+1-ro синхроимпульса на входе 24 (переходу из нуля в единицу), нулевой уровень синхроимпульса в i-м такте разрешает запись в 1-й регистр и, таким образом, эта информация на входе этого регистра в момент фронта синхроимпульса оказывается записанной в нем. Зта информация появляется на выходе I-ro регистра в

i+1-м такте с некоторой задержкой относительно фронта синхроимпульса, пренебрежимо малой по сравнению с длительностью

10 такта (задержкой в умножителе, сумматоре) и сохраняется на этом выходе в течение всего I+1-го такта, в конце которого онэ в соответствии со структурой устройства, пройдя логические схемы (умножитель, сумматор, коммутатор), записывается в q-й регистр (1,q - 1,2,...).

По сигналу начальной установки на входе 25 все регистры и счетчик 30 устройства в конце такта (по фронту первого синхроимпульса) устанавливаются в ноль, следующйй такт после сигнала начальной установки считается первым тактом. Состояние счетчика 30 на его выходе остается неизменным до конца такта, меняется с каждым тактом по фронту синхроимпульса (кроме начальной установки) и в i-м такте равно (I=1)modn. Отрицательный уровень сигнала на управляющих входах регистров 1, 2, 3, 5 запрещает запись информации. в эти регистры и записанная в них ранее информация сохраняется. На выходе 21.I дешифратора 31 устанавливается единичный сигнал в тактах с номером 31+; 1, j = 0,1,„......, i = 0,1,..., п-1.

Рассмотрим работу устройства для случая n = 3. Перед началом работы все регистры установлены в ноль. Входные данные х поступают каждый третий такт, начиная с первого..

В первом такте при подаче единичного управляющего сигнала 21.0, поступающего с блока синхронизации 20 на входной регистр 1 с информационного входа 26 устройства, во входной регистр 1 принимается входной отсчет Хо.

Во втором такте входной отсчет Хо с входного регистра 1 через первый вход второго коммутатора 18, управляемого нулевым уровнем сигнала на шине 21.2, поступает на второй вход первого сумматора 11. где он суммируется с нулем, который поступает с первого регистра 2, через первый вход первого коммутатора 17 по единичному управляющему сигналу 21.2 на первый вход первого сумматора 11, результат сложения Хо записывается в третий регистр 4.

В третьем такте Хо поступает с третьего регистра 4 через второй вход второго коммутатора 18 под управлением единичного сигнала 21,2 блока синхронизации 20 навторой вход сумматора 11, где складывается с нулем, поступающим с второго регистра 3 через второй вход первого коммутатора 17, управляемого нулевым сигналом 21.1, на первый вход сумматора 11, результат, равный Хо, по единичному управляющему сигналу 22 записывается в регистр множителя

5 как у1,о.

1751781

10

20

50

В четвертом такте по управляющему сигналу 21.0, поступающему на входной регистр 1 и первый регистр 2, во входной регистр 1 принимается новый входной отсчет

Х1, в первый регистр 2 с входного регистра

1 поступает входной отсчет Хо, который также под уйравлением нулевого сигнала 21.2 поступает через первый вход второго коммутатора 18 на второй вход сумматора 11, где суммируется с нулем, поступающим через второй вход первого сумматора 17 под управлением нулевого сигнала 21.1 с второго регистра 3 на первый вход сумматора 11, результат сложения, равный Хо, по управляющему сигналу 22 блока синхронизации 20 записывается в регистр множителя 5 как у2,0, а у1,0 с регистра множителя 5 поступает на первый вход первого умножителя 14, на второй вход первого умножителя 14 с блока

19 памяти констант подается С1 и полученное произведение С1у1,о записывается в первом регистре 6 произведения.

B пятом такте Х1 поступает с регистра 1 через первый вход коммутатора 18 на второй вход сумматора 11, где суммируется с

Хо, .поступающим со сдвигом на один разряд влево (в сторону старших разрядов) с регистра 2, через второй вход первого коммутатора 17 на первый вход сумматора 11, результат, равный X> + 2Xo, записывается в регистр 4, С выхода регистра 5 yz,o поступает на первый вход умножителя 14, íà второй вход умножителя 14 с блока 19 памяти констант подается С2. полученное произведение Crypt,o записывается в первом регистре

6 произведения. С выхода регистра 6 С1у1,о поступает на первый вход второго сумматора 12, где складывается с нулем, поступающим на второй вход сумматора 12 с второй группы 10 регистров, полученная сумма

С1у1,о поступает на третий сумматор 13, где опять происходит сложение с нулем, поступающим с второго регистра 8 произведения, а полученный результат Z),о = С у1,о записывается в регистр 7 результатов

В шестом такте содержимое регистра 4

X> + 2 Хо поступает через второй вход ком мутатора 18 на второй вход сумматора 11, где складывается с нулем, поступающим с регистра 3 через второй вход первого коммутатора 17 на первый вход сумматора 11, результат, равный Х1+ 2 Хо,по управляющему сигналу 22 блока 20 синхронизации записывается в регистр 5 множителя как у1,1, содержимое регистра 5 уэ,o = ут,о постуйает на первый вход умножителя 14, где форми. руется произведение Сзуз,о, которое записывается в регистре 6, произведение

C2y2,о с выхода регистра 6 поступает на первый вход второго сумматора 12, где складывается с нулем, поступающим с второй группы 10 регистров, полученная сумма

С уг,о поступает на сумматор 13. где складывается с нулем, поступающим с регистра

8, а полученный результат Zz,o = Crypt,o записывается в регистр 7 результатов, содержимое регистра 7 Z>,o подается на выход и йа первый регистр 9,1 первой группы 9 регистров.

В седьмом такте по управляющему сигналу 21.0 во входной регистр 1 принимается новый входной отсчет Х2, в регистр 2 с регистра 1 поступает Х1, а в регистр 3 с регистра

2 поступает Хо, С входного регистра 1 Х1 поступает через второй коммутатор 18 на второй вход сумматора 11, где суммируется с нулем, поступающим через второй вход коммутатора 17 с регистра 3 на первый вход сумматора 11, результат, равный Х1, по управляющему сигналу 22 блока 20 синхронизации записывается в регистр 5 как у2,1, С выхода регистра 5 у11 поступает на первый вход умножителя 14, где формируется произведение С у1,1, полученное произведение записывается в регистре 6; произведение Сзуэ,o с выхода регистра 6 поступает на первый вход второго сумматора 12, где складывается с нулем, поступающим с второй группы 10 регистров, полученная сумма

Сзуэ,о поступает на первый вход сумматора

13, где складывается с нулем, поступающим с р гистра 8, а полученный результат 2зo"Сзуз,o е конце такта записывается в регистр 7 результатов, в то время как содержимое регистра 7 Zz,o подается на выход 26 и первый регистр 9,1 первой группы регистров, à Z1,о с выхода регистра 9.1 поступает на первый вход второго умножителя 15, где умножается на Е1, поступающее с блока 19 памяти констант на второй вход умножителя 15, полученное произведение E >Z>,o записывается в первом регистре 10.1 второй группы регистров, Z> o с регистра 9.1 поступает также на первый вход третьего умножителя

16, где умножается Hà 01, поступающее с блока 19 памяти констант на второй вход умножителя 16, и полученное произведение

0>Zi,о записывается во втором регистре 8 произведения.

В восьмом такте Хг поступает с регистра

1 через первый вход второго коммутатора 18 на второй вход сумматора 11, где суммируется c X>, поступающим со сдвигом на один разряд влево с выхода регистра 2, через второй вход первого коммутатора 17 на йервый вход сумматора 11, результат, равный Хг + 2 Х1, записывается s регистр 4, С выхода регистра 5 у2,< поступает на первый вход умножителя 14, где формируется произведение Слуг,1, полученное произведение

1751781

10

25

35

45

50 записывается в регистре 6, произведение

С1у1.1 с выхода регистра 6 поступае на первый вход второго сумматора 12, где складывается с нулем, поступающим с второго блока 10 задержки, полученная сумма С1у1,1 поступает на первый вход сумматора 13, где складывается с поступающим на второй вход сумматора 13 с второго регистра 8 произведением D1Z1,o, полученная сумма

С1у1,1+ D1Z1,o -. Z1,1 поступает на регистр

7 результатов, содержимое регистра 7 2з,p поступает на выход 26 и первый регистр

9.1 первой группы 9 регистров, с выхода регистра 9,1 Zz,p поступает на йервые входы умножителей 15 и 16, сформированное произведение Е272,о с выхода умножителя 15 поступает на регистр 10.1, произведение

D2Zz,о с выхода умножителя 16 поступает на регистр 8, с выхода регистра 10.1 E1Z1,o по ступает на регистр 10.2 второй группы 10 регистров, B девятом такте содержимое регистра

4 Xz + 2 Х1 поступает через второй вход коммутатора 18 на второй вход сумматора 11, где складывается с Хо, поступающим с регистра 4 через второй вход первого коммутатора 17 на первый вход сумматора 11, результат суммирования, равный Х, + 2Х1+

+ Х2,по управляющему сигналу 22 блокэ 20 синхронизации записывается в регистр 5 множителя в конце такта как у1,2. содержимое.регистра 5 уз,1 = у2.1 поступает на первый вход умножителя 14, где формируется произведение Сзуз,1, полученное произведение записывается в регистр 6, произведение Czyz.1 с выхода регистра 6 поступает на первый вход второго сумматора.12, где складывается с нулем, поступающим с второй группы 10 регистров; полученная сумма

С2у2,1 поступает на первый вход сумматора

13, где складывается с поступающим на второй вход сумматора 13 с второго регистра 8 произведением D2Z2,0. полученная сумма

С2у2,1+ D2Z2,0 = Z2,1 поступает на регистр 7 результатов, содержимое регистра 7 Z1.1 поступает на выход 26 и на регистр 9.1, где запоминается в конце такта, в то время как с выхода регистра 9,1 2з,о поступает на первые входы умножителей 15 и 16, сформированное произведение Ез 7з,о с выхода умножителя 15 поступает на регистр 10.1. . Произведение DaZa,p с выхода умножителя

16 поступает на регистр 8, с выхода регистра 10.2 E1Z1,о поступает на регистр 10.3, Далее вычисления выполняются циклически с периодом и = 3 тактов, В первом такте J-r0 цикла, т.е. в = 3j + 1-м такте по управляющему сигналу 21.0 во входной регистр 1 принимается входной отсчет Х1, где J — номер входного отсчета, Х1-1 с входного регистра 1 переписывается в регистр 2, Х1-z c регистра 2 переписывается в регистр 3, Х1-1 с регистра 1 и Х>-з с регистра 3 поступают соответственно через 18 и 17 коммутаторы на сумматор 11. результат у2.1-1- Х -1+ Х1-g по управляющему сигналу 22 записывается в конце такта в регистр 5, с выхода которого одновременно уц-1 = Х -з + 2Х1-2 + Х -1 поступает на первый умйожитель 14. где формируется произведение С1уц-1, которое записывается в первый вход сумматора 12 где складывается с Ез 5,1-а поступающим с регистра 10.4 второй группы 10 регистров, полученная сумма Сзуз,1 — 2 + Ез2з,1-1 поступает на сумматор 13, где складывается с поступающим с второго регистра 8 произведением Рз2з,1-з, полученная сумма 5,1-z

=Сзуз, -2+ Dna.1-з + ЕзЕз,1-4 записывается в регистре 7 результата и содержимое регистра 7 Z2,1-2 поступает на выход 26 и записывается в регистр 9.1, а 11,-2 с регистра 9.1 поступает на умножители 15 и 16, на умножителе 15 формируется произведение Е171.-2, которое записывается в регистре 10.1 второй группы 10 регистров, на умножителе 16 формируется произведение D1Z11-2. которое записывается в регистре 8, содержимое регистра 10.1 Ез7з >з поступает на регистр 10.2, Е2221-з поступает с регистра 10.2 на регистр

10.3, Е12ц-з переписывается с регистра 10,3 в регистр 10,4.

На втором такте J-ro цикла в сумматор

11 с входного регистра 1 поступает Х1 и с регистра 2 со сдвигом на один разряд влево сумма Х1-1 записывается е регистр 4. Иэ регистра 5 у2 -1 поступает на умножитель

14, сформированное произведение С2у2,1-1 записывается в регистр 6, С1уц-1 из регистра 6 поступает на сумматор 12, где складыеается с E1Z1, з, поступающим с регистра

10.4, полученная сумма С1уц-1+ E 17ц-3 по- . ступает на сумматор 13, где складывается с поступающим с регистра 8 произведением

D1Z1, z, полученная сумма Ец-1 = С1уц-1 +

+Р12ц-2+ E1Z1, з записывается в регистре

7 результата, а содержимое регистра 7 2з,1-2 поступает на выход 26 и записывается в регистр 9.1, Z2,1 2 с регистра 8.1 поступает на умножители 15 и 16, на умножителе 15 формируется произведение EzZ2,1-2, которое записывается в регистре 10.1 второй группы 10 регистров, на умножителе 16 фор- мируется произведение 0222,1-2, которое записывается. в регистре 8, содержимое регистра 10.1 E1Z1. z поступает на регистр

10.2, Езс .з. -з переписывается с регистра

10,2 в регистр 10.3. E2Z2.1-з переписывается с регистра 10.3 в регистр 10.4.

В третьем такте J-го цикла на сумматор

11 поступает сумма Х + 2Х;-1а регистра 4 и

1751781!

15

35

Х)-г с регистра 3, полученная сумма Х +

+2Х!-! + Х)-г записывается в регистр 5 как у!,!. Из регистра 5 уз.l-i yz,J-! поступает на умножитель 14, где формируется произведение Сзуз,1->, которое записывается в регистре 6. Сгуг,J-1 иэ регистра 6 поступает на сумматор 12, где складывается с EzZz,1-з, поступающим с регистра 10.4, полученная сумма Сгуг,!-! + FzZz !-з поступает на сумматор 13, где складывается с поступающим с регистра 8 произведением DzZz,j-з, полученная сумма 2г,!-1 = Сгуг,!-! + DzxZz,1-г +

+EzZz.1-з записывается в регистр 7 результата, а содержимое регис гра 7 2ц-1 поступает на выход 26 и записывается в регистр 9.1, Z3,j-г с регистра 9.1 поступает на умножители 15 и 16, на умножителе 15 формируется произведение Ез2з,!-г, которое записывается в регистр 10.1, на умножителе 16 формируется произведение Оз2з1-г, которое записывается в регистре 8, Содержимое регистра 10.1 EzZz, -z поступает на регистр

10.2, E222.j-г поступает с регистра 10.2 в регистр 10.3, Ез2з,!-з переписывается с регистра 10.3 в регистр 10.4.

При реализации и-канального фильтра вычисления выполняются аналогично. При этом для добавляемых n— - 3 каналов ук,) = уг,! (К = 3,п) получаемые аналогично операнды

2к,J, 2к,!->, Ei задерживаются соответственно перед умножением на коэффициент Ек в умножителе 15 и Ок в умножителе 16 и сложением в сумматоре 12 на n — 2 и и+1 такт в первой и второй групne регистров.

Четвертый сумматор 27 в 3 j-м такте (при п = 3) под управлением сигнала на шине 21 (15-n)modn = 21.2 пропускает без изменений результат 21!-з первого выхода 26, который в конце такта запоминается во втором регистре 28 результата как начальное значение суммы Zj-з, В следующих за ним и-1 = 2 тактах сумматор 27 складывает содержимое регистра 28 с одноименными результатами Zz,j-з, ..., 2>,j-з остальных п1 = 2 каналов и в 3 )+2-м такте результат

Zj-з =, ), 2к,1-з записывается в регистр 28.

k=!

В следующем 3 l+3-м такте из регистра 28 выдается результат Z -g фильтра 2n = 6-ro порядка на второй выход 29 устройства, ко. торый сопровождается сигналом на шине

21.2. Далее вычисления повторяются с периодом n = 3 тактов.

Формула изобретения

1. Многоканальный цифровой фильтр, содержащий входной регистр, информационный вход которого является информационным входом фильтра, первый регистр, информационный вход которого подключен к выходу входного регистра, первый третин умножители. первый регистр произведения, информационный вход которого подключен к выходу первого умножителя, первый-четвертый сумматоры, первый вход второго сумматора подключен к выходу первого регистра произведения, а выход — к первому входу третьего сумматора, первый регистр результата, информационный вход которого подключен к выходу третьего сумматора, первый и второй блоки регйстров, информационный вход второго блока регистров подключен к выходу второго умножителя, выход — к второму входу второго сумматора, второй регистр произведения, информационный вход которого подключен к выходу третьего умножителя, блок памяти констант, выходы которого с первого по третий подключены соответственно к входам множителя первого — третьего умножителей, отличающийся тем, что, с целью снижения аппаратурных затрат, он содержит второй регистр, информационный вход которого подключен к "выходу первого регистра, первый коммутатор, первый информационный вход которого подключен к выходу первого регистра со сдвигом на один разряд в сторону старших разрядов, второй коммутатор, первый информационный вход которого подключен к выходу входного регистра, а выход — к второму входу первого сумматора, третий регистр, информационный вход которого подключен к выходу первого сумматора, а выход — x второму информационному входу второго коммутатора, регистр множимого, информационный вход которого подключен к выходу первого сумматора, а выход — к входу множимого первого умножителя, блок синхронизации, содержащий счетчик по модулю п, где n — число каналов, выход которого подключен к аДресному входу блока памяти констант, дешифратор, вход которого подключен к выходу счетчика, элемент ИЛИ, первый и второй входы которого подключены к нулевому и (Згпобп)-му выходам дешифратора, а выход — к входу записи регистра множителя, второй информационный вход первого коммутатора подключен к выходу второго регистра, а выход — к первому входу первого сумматора, выход первого регистра результата является вьходом результата многоканальной фильтрации фильтра и подключен к информационному входу первого блока регистров, выход которого подключен к входам множимого второго и третьего умножителей, выход второго регистра произведения подключен к второму входу третьего сумматора, нулевой и первый выходы дешифратора — к управляющим

1751781

12 вхОдам первого и BTopot.o ксммутаторов соответственно, (4-n+Omodn-й выход дешифратора является стробирующим выходом

l-ro канала фильтра; входы синхронизации установки фильтра подключенй к тактовым входам счетчика и всех регистров, входы сброса которых подключены к входу начальной установки фильтра.

2. Фильтр по п.1, отличающийся тем, Что, с целью расширения функциональнйх возможностей за счет вычисления фильтра 2п-t0 порядка, в него введены четвертый сумматор и второй регистр результата, информационным входом подключенный к выходу четвертого сумматора, первый вход которого подключен к выходу первого реги5 стра результата. а второй вход — к выходу второго регистра результата и выходу результата фильтрации 2п-ro порядка фильт- . ра, причем yripa вля ющий вход второго сумматора подключен к (5-n)fTlodn-ìó выхо10 ду дешифратора, который является стробирующим выходом результата фильтрацйи

2п-го порядка фйльтра, 17517р1 при е.а

Рг 5

1751781 д f П

Составитель Ю. Ланцов

Техред M.Ìîðãåíòàë Корректор В.Петраш

Редактор О. Спесивых

Заказ 2693 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. ужгород, ул.Гагарина, 101