Оперативное запоминающее устройство

Оперативное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано при создании устройства обработки изображений и машинной графики. Устройство позволяет повысить быстродействие при формировании в памяти битовых плоскостей за счет аппаратного преобразования N-разрядного слова данных, поступающего на вход данных устройства и содержащего информацию о N элементах битовой плоскости, в N слов, значения всех разрядов каждого из которых соответствуют значению одного из элементов битовой плоскости, и последующей записи этих N слов за один цикл обращения к устройству в N блоков памяти в соответствии с кодом маски. В результате формируется N-разрядный фрагмент битовой плоскости, номер которой соответствует номеру разряда кода маски, имеющего значение логической единицы. Высокое быстродействие достигается за счет введения мультиплексора , осуществляющегося в зависимости от режима передачу на вход дешифратора адресного кода размерностью logaN, вырабатываемого формирователем адреса, или log2N младших разрядов адресной шины; формирователя адреса, вырабатывающего в режимах блочной записи и записи битовой плоскости последовательность logaN-pas- рядных кодов от 00. ..О до 11... 1, с помощью которых осуществляется последовательно выборка каждого из N регистров, фиксирующих данные , подлежащие записи в соответствующие блоки памяти, преобразователя данных, осуществляющего формирование данных, подлежащих записи в блоки памяти, в соответствии с режимом работы устройства; фиксатора маски, осуществляющего защелкивание кода маски, с помощью которого маскируется запись произвольных разрядов во все N блоков памяти; блоков маски, которые в соответствии с кодом маски осуществляют блокирование записи в соответствующие разряды блоков памяти; регистров, осуществляющих временную буферизацию данных, подлежащих записи в блоки памяти. 8 ил. V| СП 00 го

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)я 6 11 С 11 /00 I

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4871190/24 (22) 02,10.90 (46) 30.07.92, Бюл. М 28 (71) Всесоюзный. научно-исследовательский институт телевидения (72) А.А.Кудрявцев и И.В.Оноков (56) Авторское свидетельство СССР -

% 1510010, кл, 6 11 С 11/00, 1987.

Авторское свидетельство СССР

N. 1383441, кл. G 11 С 11/00, 1986. (54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники и может быть.использовано при создании устройства обработки изображений и машинной графики. Устройство позволяет повысить быстродействие при формировании s памяти битовых плоскостей за счет аппаратного преобразования й-разрядногО слова данных, поступающего на вход данных устройства и содержащего информацию î Nэлементах битовой плоскости,,в N слов, значения всех разрядов каждого из которых соответствуют значению одного из элементов битовой плоскости, и последующей зайиси этих N слов за один цикл обращения к устройству в N блоков памяти в соответствии с кодом маски. В результате формируется

N-разрядный фрагмент битовой плоскости, Изобретение относится к вычислительной технике и может быть использовано при создании устройств обработки иэображений и машинной графики, Известно ОЗУ, позволяющее осуществлять запись и считывание информационного слова из произвольной ячейки в соответст,, Я2,, 1751812 Al

2 номер которой соответствует номеру разряда кода маски, имеющего значение логической единицы, Высокое быстродействие достигается за счет введения мультиплексора; осуществляющегося в зависимости от режима передачу на вход дешифратора адресного кода размерностью!о92й, вырабатываемого формирователем адреса, или! о92Й младших разрядов адресной шины; формирователя адреса, вырабатывающего в режимах блочной записи и записи битовой плоскости последовательность loQ)N-разрядных кодов от 00...0 до 11...1, с помощью которых осуществЛяется последовательно выборка каждого из Nрегистров,,фиксирующих данные, подлежащие записи в соответствующие блоки памяти, преобразователя данных, осуществляющего формирование данных, подлежащих записи в блоки памяти, в соответствии с режимом работы устройства; фиксатора маски, осуществляющего защелкивание кода маски, с помощью которого маскируется запись йроиэвольных разрядов во все N блоков памяти; блоков маски, которые в соответствии с кодом маски осуществляют блокирование записи всоответствующие разряды блоков памяти: регистров, осуществляющих временную буферизацию данных, подлежащих записи в блоки памяти. 8 ил. вии с адресным кодом, установленным на входах адреса устройства, Недостатком такого устройства является то, что процедуры заполнения областей памяти однотипной информацией выполняются в нем последовательйо слово за словом, а процедура формирования битовых

1751812 плоскостей хранящегося в памяти информационного массива выполняется последовательно бит за битом и требует двух циклов обращения к устройству на один бит(чтение ячейки памяти — модификация требуемого бита — запись в ячейку памяти). Здесь и далее под битовой плоскостью следует понимать совокупность одноименных разрядов всех ячеек памяти ОЗУ. Например, (-я битовая плоскость образована i-ми разрядами всех ячеек памяти, Наиболее близким к предлагаемому является устройство, содержащее блоки памяти, адресные входы которых являются адресными входами первой группы устройства, дешифратор, входы которого являются адресными входами второй группы устройства, информационные входы и выходы блоков памяти являются соответственно информационными входами и выходами устройства, элементы И первой группы, элементы И второй группы, причем выходы дешифратора подключены к первым входам соответствующих элементов И первой и второй групп, выходы элементов И первой группы подключены к входам чтения соответствующих блоков памяти, вторые входы элементов И первой группы объединены и являются входом чтения устройства, вторые входы элементов И второй группы объединены и являются входом записи устройства, элементы ИЛИ, выходы которых подключены к входам записи соответствующих блоков памяти, первые входы подключены к выходам элементов И второй группы, а вторые входы объединены и являются входом групповой записи устройства. Данное устройство обеспечивает запись и считывание информационного слова из произвольной ячейки, а также одновременную запись одного и того же информационного слова в и ячеек, где N — число блоков памяти, Недостатком известного устройства является то, что процедура формирования би товь х плоскостей размещенного в памяти информационного массива может быть выполнено только последовательно бит за битом, При этом на каждый бит приходится два цикла обращения к устройству (чтение содержимого ячейки памяти — модификация требуемого бита — запись в ячейку памяти), Целью изобретения является повышение быстродействия при формировании в памяти битовых плоскостей за счет формирования за один цикл обращения к устройству N-разрядного фрагмента битовой плоскости, где N — разрядность входной информационной шины устройства. Здесь и далее под фрагментом битовой плоскости следует понимать совокупность последова10

40 которого обьединен с адресными входами блоков памяти, второй адресный вход объединен с первым информационным входом мульти50

35 тельно расположенных одноразрядных элементов битовой плоскости, Указанная цель достигается тем, что в устройство, содержащее N блоков памяти, адресные входы которых объединены и являются адресным входом первой группы устройства, а выходы объединены и являются информационным выходом устройства, дешифратор, N элементов ИЛИ, N элементов

И первой группы, N элементов И второй группы, причем первые входы элементов И обеих групп попарно объединены и соедивены с соответствующими выходами дешифратора, вторые входы элементов И первой группы объединены и являются входом чтения устройства, а вторые входы элементов И второй группы обьединены и являются входом записи устройства, выходы элементов И первой группы соединены с входами чтения блоков памяти, выходы элементов И второй группы соединены с первыми входами элементов ИЛИ, вторые входы которых объединены и являются входом группой записи устройства, введены мультиплексор, формирователь адреса, преобразователь данных, причем первый информационный вход мультиплексора является адресным входом второй группы устройства, управляющие входы мультиплексора и формирователя адреса объединены и соединены с входом группой записи устройства, первый выход формирователя адреса соединен с вторым информациОнным входом мультиплексора и первым управляющим входом преобразователя данных, второй управляющий вход преобразователя данных является входом режима битовой плоскости устройства, выход мультиплексора соединен с входом дешифратбра, фиксатор маски, первый адресный вход плексора, управляющий вход является входом записи в порт устройства, а информационный вход обьединен с информационным входом преобразователя данных и является информационйым входом устройства, N блоков маски и N регистров, тактовые входы которых соединены с соответствующими выходами дешифратора, информационные входы объединены и соединены с выходом преобразователя данных, а информационные выходы которых соединены с информационными входам соответствующих блоков памяти, выход фиксатора маски, соединен с информационными входами блоков маски, первые1управляющие входы которых соединены с выходами соответствующих элементов ИЛИ., вторые управляющие входы соединены с вторым выходом формирователя адреса, а выходы

1751812 соединены с входами записи соответствую- с момента их формирования до момента зэщих блоков памяти, писи, что и обеспечивает регистры 11, Сущность изобретения сводится к сле-. В предлагаемом устройстве проиэводующему. Мультиплексор 6 в зависимости дится преобразование N-разрядного слова, от режима осуществляет передачу на вход 5 поступающего на входданных устройства, в дешифратора k-разрядного адреса, выраба- соответствии со следующими правилами. тываемого формирователем адреса, или k- При записи пиксела слово данных без младших разрядов адресной шины (k = трансформации записывается в регистр, соlog2N). Необходимость включения в схему ответствующий блоку памяти, номер котомультиплексора 6 обусловлена тем, что в 10 рого определяется k-,ìëàäøèìè разрядами режимах блочной записи и записи битовой адресной шины. При блочной записи слово плоскости для выборки блоков памяти ис- . данных последовательно записывается в N . пользуется последовательность k-разряд- . регистров, фиксирующих данные, подлежаных адресных кодов, вырабатываемых щие записи в и блоков памяти, после чего. формирователем адреса. 15 происходит одновременная перезапись

Формирователь 7адреса вырабатывает данных иэ регистров в соответствующие в режимах блочной записи и записи битовой блоки памяти, При записи битовой плоскоплоскости последовательностью-разрядных сти входное слово данных преобразуется в адресных кодов от 00...0 до 11...1, с по- последовательность из N слов таким обрамощью которой осуществляется последова- 20 зом, что первое слово содержит Nбит,,сооттельная выборка каждого из Nрегистров 11,,ветствующих первому разряду входного фиксирующих данные, подлежащие записи слова, второе слово содержит N бит, соотв соответствующие блоки памяти. Кроме то- ветствующих второму разряду входного го, указанная последовательность исполь-. слова, и т.д. по N-.å слово включительно; зуется в преобразователе данных для 25 Одновременно с формированием последоватрансформации входного информационно- тельности из N слов осуществляется запись го слова в необходимый формат. ее в N регистров, фиксирующих .данные, Преобразователь 8 данных осуществля- подлежащие перезаписи в блоки памяти, По ет формирование данных, подлежащих за- окончании этого процесса пройсхОдитоднописи в блоки памяти. При этом входное 30 временная перезаписьданныхизрегистров слово в зависимости от режима может либо в соответствующие блоки памяти, передаваться на выход преобразователя B зависимости от кода маски при запибез изменения, либо трансформироваться в си содержимого N регистров в N блоков последовательность из N слов в соответст- памяти могут быть сформированы N-развии с определенными правилами в режиме 35 рядные фрагменты любой из N битовых пло. записи битовой плоскости, скостей.

Фиксатор 9 маски осуществляет защел- Булевы функции, соответствующие опикивание кода маски, с помощью которого санным преобразованием, имеют следуюмаскируется запись произвольных разря- щий вид; до во всех N-блоках памяти. 40 Овых1=0вх1 БПЛ ЧАк Ak-1...А1 Овх1х

Блоки 10 маски в соответствии с кодом хОвх1 БПЛ V Ak Ak-1...А1 Овх2 БПЛЧ...Акх маски осуществляют блокирование записи хА ->...A1 DbVN — 1 БПЛ V Ak Ak-1... А1 DexNx в произвольные разряды блоков памяти, . хБПЛ; Овых2 =Овх2 БПЛ ЧАкА -1...А .Oвх1х

Наличие в схеме фиксатора маски и блоков . хБПЛ V Ak А <-1...А10вх2 БПЛЧ...Ak А -1...А1х маски позволяет в режиме записи битовой 45 xDexN- — 1 БПЛЧА Ак-t...A DexN БПЛ; (1) плоскости за один цикл обращения к уст- Овыхй - Овхй БПЛ V А Ак-1...A> БПЛх ройству формировать фрагменты любой из хОвх1 ЧАк А -1... At БПЛ Dex2 VAk Ак-1...А1х

N битовых плоскостей или любую их сово- хОвхй БПЛ, куп ность. где DBblxi — 1-й бит выходнйх данных; .

Регистры 11 осуществляют фиксацию 50 Овх) — 1-й бит входных данных; данных, подлежащих записи в блоки памя- БПЛ вЂ” признак режима битовой плоскоти, Необходимость включения в схему реги- сти; стров 11 обусловлена тем, что в режимах Ai — 1-й бит 1-разрядного адресного коэаписи битовой плоскости и блочной записи да, определяющего номер бита N-разрядноданные, подлежащие записи в блоки памя- 55 го фрагмента битовой плоскости (k=iogzN). ти, формируются последовательно, а запись Повышение быстродействия устройства во все блоки памяти осуществляется одно- при формировании битовых плоскостей до- временно по окончании формирования дан- . стигается за счет того, что N-разрядное слоных для всех блоков. Таким образом, воданных,поступающеенавходустройства необходимообеспечитьсохранениеданных и содержащее информацию î N элементах

1751812 битовой плоскости, последовательно разворачивается в NN-разрядных слов, значение всех разрядов каждого из которых соответствует значению одного из элементов битовой плоскости, после чего эти N слов одновремен но записываются в N блоков памяти, При этом в зависимости от содержимого регистра маски. за одий цикл обращения к устройству формируется N-разрядный фрагмент той или иной битовой плоскости.

На фиг.1 представлена функциональная схема устройства; на фиг.2.— функциональная схема блока памяти; на фиг.3 — функциональная схема формирователя адреса; на фиг.4 — функциональная схема фиксатора маски; на фиг.5 —. функциональная схема блока маски; на фиг.б — карта прошивки микросхемы 556РТ1; на фиг.7 — временные диаграммы работы устройства в режимах

БЛОЧНАЯ ЗАПИСЬ и ЗАПИСЬ БИТОВОЙ

ПЛОСКОСТИ; на фиг,8 — схема преобразования данных в режимах ЗАПИСЬ ПИКСЕЛА, БЛОЧНАЯ ЗАПИСЬ; ЗАПИСЬ

БИТОВОЙ ПЛОСКОСТИ.

Оперативное запоминающее устройство (фиг.1) содержит N блоков 1 памяти, адресные входы которых объединены и являются эдресйым входом первой группы устройства, а выходы обьединены и являются информационным выходом устройства, дешифратор 2. N элементов ИЛИ 3, N эле ментов И 4 первой группы, N элементов 5 И второй группы, причем первые входы элементов И обеих групп попарно объединены и соединены с соответствующми выходами дешифратора 2, вторые входы элементов 4

И.первой группы объединены и являются входом чтения устройства, а вторые входы элементов И 5 второй группы объединены и являются входом записи устройства, выходы элементов И 4 первой группы соединены с входами чтения блоков 1 памяти, выходы элементов И 5 второй группы соединены с первыми входами элементов ИЛИ 3, вторые входы которых обьединены и являются входом групповой записи устройства. Устройство также содержит мультиплексор 6. формирователь 7 адреса. преобразователь 8 данных, причем первый информационный вход мультиплексора 6 является адресным входом вто. рой группы устройства, управляющие входы мультиплексора 6 и формирователя 7 адреса объединены и соединены с входами групповой записи устройства, первый выход формирователя 7 адреса соединен с вторым информационным входом мультиплексора 6 и первым управляющим входом преобразователя 8 данных, второй управляющий вход преобразователя 8 данных является входом режима битовой плоскости устройства, выход мультиплексора 6 соединен с входом дешифратора 2, фиксатор 9 маски, первый адресный вход которого объединен с адресными входами блоков 1 памяти, второй адресный вход объедйнен с первым информационным входом мультиплексора

6, управляющий вход является входом записи в порт устройства, а информационный вход объединен с информационным входом

10 преобразователя 8 данных и является информационным входом устройства. N блоков 10 маски и N регистров 11, тактовые входы которых соединены с соответствующими выходами дешифратора 2, информационные входы объединены и соединены с выходом преобразователя 8 данных, а информационные выходы которых соединены с информационными входами соответствующих блоков 1 памяти, выход фиксатора 9

20 маски соединен с информационными входами блоков 10 маски, первые управляющие входы которых соединены с выходами соответствующих элементов ИЛИ 3, вторые управляющие входы соединены с вторым

25 выходом формирователя 7 адреса, а выходы соединены с входами записи соответствующих блоков 1 памяти, Блок 1 памяти (фиг,2) представляет собой накопитель размерностью M x N бит и

4G

50 состоит из N элементарных накопителей 20 с организацией M х 1 бит и N элементов ИЛИ

21, В качестве элементарных накопителей

20 могут быть использованы микросхемы

132 PYIO (сигналы на входах выборки и записи/чтения в этом случае необходимо проинвертировать), В качестве элементов ИЛИ

21 могут быть применены микросхемы

555ЛЛ i.

Дешифратор 2 представляет собой дешифратор !ос 2М-разрядного кода, В качестве дешифратора 2 может быть применена микросхема 555 ИД7 (сигналы на выходах дешифратора в этом случае необходимо проинвертировать), В качестве элементов

ИЛИ 3, И 4 и 5 можно использовать микросхемы 555ЛЛ1 и 555ЛИ соответственно.

Мультиплексор 6 представляет собой оц2й коммутаторов. с двух входов на один выход, При этом нэ первые информационные входы коммутаторов поступают младшие !о92! разрядов с входа 12 адреса устройства так, что на вход 1-го коммутатора поступает 1-й разряд адреса, на вход второго коммутатора 2-й разряд и т,д. На вторые информационные входы поступают logzN разрядов с первого выхода формирователя

7 адреса так, что на вход первого коммута-" тора поступает первый разряд выходного кода формирователя 7, нэ вход второго ком1751812

10 мутатора — второй разряд и т,д. На управля- информационного входа блока, Элементы И ющий вход, определяющий направление . 28 и 29 могут быть реализованы с применекоммутации, поступает сигнал с входа 16 нивм микросхем 555ЛИ1. Регистр 11 может групповой записи устройства, причем уров- быть реализован на микросхеме 555ИР22, ню ° логического нуля сигнала соответствует 5 Устройство работает в пяти режимах:

1 направлениепередачиспервыхвходовком- ЧТЕНИЕ, ЗАПИСЬ МАСКИ, ЗАПИСЬ ПИКмутаторов на выходы. B качестве мульти- СЕЛА, БЛОЧНАЯ ЗАПИСЬ, ЗАПИСЬ "БИплексора 6 можно использовать ТОВОЙ ПЛОСКОСТИ". микросхемы 555 КП11., В режим ЧТЕНИЕ устройство перехоФормирователь 7 адреса (фиг.3) пред- 10 дит при поступлении на вход 14 чтения устставляет собой блок формирования адрес- ройства сигнала уровня логической ных сигналов, определяющих блок памяти. единицы. Сигналы на входах записи в порт в который осуществляется запись, и содер- 13, записи 15 и групповой записи 16 в этом жит генератор 22 прямоугольных тактовых режиме имеют уровень логического нуля. импульсов, формирователь 23 строба, на 15 Сигнал на входе 17 режима "БИТОВОЙ выходе которого по каждому перепаду из ПЛОСКОСТИ" не оказывает влияния на ра"нуля" в "единицу" входного сигнала форми- боту устройства. В данном режиме функцируется короткий отрицательный импульс, онируют следующие блоки: блоки 1 памяти, счетчик 24, элемент НЕ 25. При этом выход дешифратор 2, элементы И 4, мультиплекгенератора 22 соединен с тактовым входом 20 сор 6. Все остальные блоки не оказывают счетчика 24,.выход формирователя 23 стро- влияния на работу устройства в этом режиба — с входом сброса счетчика 24 (активный ме, уровень — низкий). Выходпереноса счетчика При обращении к устройству в режиме соединен с входом элемента НЕ 25, выход ЧТЕНИЕ, (а также в режиме ЗАПИСЬ ПИКкоторого соединен с входом разрешения 25 СЕЛА) на вход 12 адреса поступает код с счета счетчика (счету соответствует высокий разрядностью logzM+logzN, старшие logzM уровень сигнала), разрядов которого представляют собой адГенератор22 прямоугольных импульсов ресные сигналы первой группы устройства может быть выполнена на микросхеме 531 и подаются на адресные входы блоков 1 ,ГГ1, В качестве формирователя 23 строба и 30 памяти, а младшие logzN разрядов предсчетчика 24 могут быть использованы сост- ставляют собой адресные сигналы второй ветственно микросхемы 555 АГЗ и 555 группы устройства и подаются на первый . ИЕ10. В качестве элемента НЕ 25 может информационный вход мультиплексора 6. В быть использована микросхема 555 ЛН1. соответствии с неактивным "нулевым" уров. Преобразователь 8 данных осуществля- 35 нем сигнала на входе 16 групповой записи ет формирование данных, подлежащих за- устройства мультиплексор 6 передает сигписи в блоки памяти, и представляет собой налы со своего первого информационногоо комбинационную схему, реализующую бу- входа на выход и далее на вход дешифратолевы функции (1), Преобразователь 8 дан- ра 2, На одном из выходов дешифратора 2 ных может быть построен с применением 40 вырабатывается сигнал выборки соответстмикросхемы 556 РТ1. На фиг,6 представле- вующего блока памяти активного высокого на карта прошивки микросхемы 556 РТ1 для уровня, который поступает на первый вход

N=8, Наращивание разрядности осуществ- соответствующего элемента И 4 и разрешаляется добавлением микросхем 556 РТ1, ет прохождение сигнала с входа 14 чтения

Фиксатор 9 маски,(фиг.4) содержит де- 45 устройства на вход чтения блока 1 памяти, шифратор 26 и регистр 27. В качестве де- Выбранный блок 1 памяти выставляет на шифратора 26 может быть использована своем выходе и, соответственно, на информикросхема 555ИД7(при этом управляюще- мационном выходе 19 устройства считываему входу блока 26 соответствует вход выбор- . мые данные. ки микросхемы 555ИД7 ЕЗ, входы выборки 50, Е1 и Е2 должны быть "заземлены", а выход- Режим ЗАПИСЬ МАСКИ предшествует ной сигнал дешифратора должен быть про- выполнению режимов ЗАПИСЬ ПИКСЕЛА, инвертирован), В качестве регистра 27 БЛОЧНАЯ ЗАПИСЬ, ЗАПИСЬ" БИТОВОЙ может бить применена микросхема ПЛОСКОСТИ. Сигналы на входах чтения 14, 555ИР23. 55 записи 15, групповой записи 16 устройства

Блок 10маски(фиг.5) содержитэлемент в этом режиме имеют неактивный уровень

И 28 и N элементов И 29. Выход элемента И логического нуля, сигнал на входе 17 режи 28 соединен с первыми входами всех эле- ма битовой плоскости не влияет на работу ментов И 29, вторые входы которой соеди- устройства. В данном режиме функционирунены с соответствующими разрядами ет фиксатор 9 маски, Все остальные блоки

1751812 не оказывают влияния на работу устройства, На адресный вход дешифратора 26 (фиг.4) поступает код размерностью

1о92М+1оц2й с адресного входа 12 устройства.

В случае его совпадения с адресом, соответствующим фиксатору 9 маски, в наличии на управляющем входе дешифратора 26 сигнала активного уровня логической единицы, поступающего с входа 13 записи в порт устройства, на выходе дешифратора 26 появляется сигнал уровня логической единицы, осуществляющий стробирование записи кода маски с информационного входа 18 устройства в регистр 27.

8 режиме ЗАПИСЬ ПИКСЕЛА функционируют все блоки за исключением 4 и 7, не оказывающих влияния на работу устройства. Сигналы на входах 13, 14, 16 и 17 имеют неактивный уровень логического нуля. Прохождение сигналов с адресного входа 12 устройства аналогично режиму чтения, В соответствии с адресным кодом на выходе мультиплексора 6 дешифратор 2 вырабатывает на одном из выходов сигнал выборки блока 1 памяти, который поступает на вход элемента И 5, разрешая прохождение сигнала записи уровня логической единицы с входа 15 записи устройства через элемент И

5 на вход элемента ИЛИ 3 и далее с выхода элемента ИЛИ 3 на первый управляющий вход соответствующего блока 10 маски. Записываемые данные с информационного входа

18 устройства без трансформации (фиг,8а) проходят через преобразователь 8 данных, регистр 11, работающий при наличии сигнала . выборки блока 1 памяти активного уровня логической единицы на выходе дешифрэтора

2 в режиме трансляции данных с входа на выход, и далее на информационный вход выбранного блока памяти, Элемент И 28 блока

10 маски (фиг.5) пропускает сигнал записи с первого входа на выход (сигнал на втором управляющем входе блока 10 маски и, соответственно, на втором входе элемента И 28 имеет уровень логической единицы) и далее на пефвые входы элементов И 29. Те из weментов И 29, которым соответствует единицы в коде маски, поступающем на информационный вход блока 10 маски с выхода фиксатора

9 маски, осуществляют трансляцию сигнала записи на выходы и далее на входы записи элементарных накопителей 20 блока 1 памяти (фиг.2), Таким образом может быть осуществлена эаписиь N-разрядного пиксела (если все разряды кода маски — логические единицы) или любой совокупности бит N-разрядного слова (записываемым разрядам соответствуют логические единицы в коде маски), В режиме БЛОЧНАЯ ЗАПИСЬ функционируют все блоки за исключением элементов И 4 и 5, не влияющих на работу схемы, Сигналы на входах 13, 14, 15 и 17 устройства имеют уровень логического нуля, При появлении положительного фронта сигнала на входе групповой записи 16 устройства формирователь 23 строба (фиг,3) вырабатывает отрицательный импульс сброса счетчика 24 в нулевое состояние, Длительность импульса должны быть не ме10 нее периода тактового сигнала, вырабатываемого генератором 22, Длительность периода Т тактового

15 сигнала выбирается из расчета: N* Тт

Первый положительный фронт тактового сигнала, пришедший во время нахождения сигнала на выходе формирователя 23 строба в "нуле", осуществляет сброс счетчика 24 в нулевое состояние. При этом снимается сигнал активного уровня логической

20 единицы на выходе переноса счетчика и, соответственно, уровень сигнала на входе до 11„,1, которые через мультиплексор 6 проходят на вход дешифратора 2. Дешифратор 2 в соответствии с этими кодами последовательно формирует сигналы, стробирующие запись информационного слова, поступающего с выхода преобразователя 8 данных, в регистры 11, соответствуюьцие блоками памяти с 1-ro no N-й, Слово данных в этом режиме проходит через преобразователь 8 данных без трансформации

40 (см,функции (1). На время счета, пока сигнал на выходе переноса счетчика 24 и, соответственно, на втором входе элементэ1 И 28 имеет неактивный уровень логического нуля, запрещено прохождение сигнала групповой записи, поступающего с входа 16 устройства через элемент ИЛИ 3 на первый вход элемента И 28, на входы элементов И

29 и далее на входы записи элементарных накопителей 20. После формирования счетчиком 24 кода 11.„1 на его выходе переноса и, соответственно, на втором входе элемента И 28 появляется сигнал уровня логическо50 го нуля. Этот сигнал запрещает изменение состояния счетчика и разрешает прохождение сигнала групповой записи с первого входа элемента И 28 на выход и далее на входы элементов И 29, В соответствии с этим сигналом, а также кодом маски, поступающим с выхода фиксатора 9 маски, осуразрешения счета переходит из неактивй >.,". го "нулевого" в активный "единичный"",-- ;"Счетчик 24 начинает формировать последа= вательность logzN-разрядных кодов от 00;.,0

1751812 ществляется групповая перезапись содержимого N регистров 11 в N блоков 1 памяти. При . этом, если код маски состоит из одних единиц, осуществляется запись NN-разрядных пикселей. В противном случае осуществляется запись битов, которым соответствуют единицы в коде маски, во всех N словах памяти.

Временная диаграмма работы устройства в режиме БЛОЧНАЯ ЗАПИСЬ приведена на фиг.7.

Режиму ЗАПИСЬ БИТОВОЙ ПЛОСКОСТИ соответствует наличие на входах 16 групповой записи и 17 режима битовой плоскости устройства сигналов уровня логической единицы. Сигналы на входах 13, 14 и 15 устройства имеют уровень логического нуля. В этом режиме функционируют все блоки, за исключением элементов И 4 и 5, не влияющих на работу схемы.

В указанном режиме устройство функционирует аналогично режиму битовой записи (см.фиг..7). Отличие заключается в том, что слово данных, поступающее на информационный вход 18 устройства, трансформируется преобразователем 8 в последовательность из

N N-разрядных слов в соответствии с функциями (1), Схема преобразования приведена . на фиг.8в, В остальном функционирование устройства в этом режиме полностью совпадает с режимом блочной записи, В результате за один цикл обращения к устройству формируетсяя N-разрядный фрагмент битовой плоскости, которой соответствует единица в коде маски.

Использование изобретения. позволяет повысить скорость программных процедур обработки изображений, включающих в себя операции формирования битовых плоскостей, за счет уменьшения в 2 N раз количества циклов обращения к памяти, приходящихся на формирование 1 бита (здесь N — разрядность шины данных устройства).

Формула изобретения

Оперативное запоминающее устройство, содержащее блоки памяти, адресные входы которых соединены с адресным входом первой группы устройства, а выходы— с информационным выходом устройства, дешифратор, элементы ИЛИ, элементы И первой и второй групп, причем первые входы элементов И обеих групп попарно соедисоединены с входом групповой записи уст. ройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит мультиплексор, формирователь ад15 реса, преобразователь данных, фиксатор

30 устройства, а информационный вход — с ин35 формационным входом преобразователя

50

10 нены с соответствующими выходами дешифратора, вторые входы элементов И первой группы соединены с входом чтения устройства, а вторые входы элементов И второй группы — с входом записи устройства, выходы элементов И первой группы соединены с входами чтения соответствующих блоков памяти, выходы элементов И второй группы — с первыми входами соответствующих элементов ИЛИ, вторые входы которых маски, блоки маски, регистры, причем первый информационный вход мультиплексора является адресным входом второй группы

„/ устройства, управляющие входы мультиплексора и формирователя адреса соединены с входом групповой записи устройства, первый выход формирователя адреса — с вторым информационным входом мультиплексора и первым управляющим входом преобразователя данных, второй управляющий вход преобразователя данных — с входом режима битовой плоскости устройства, выход мультиплексора — с входом дешифратора, первый адресный вход фиксатора маски — с адресными входами блоков памяти, второй адресный вход — с первым информационным входом мультиплексора, управляющий вход — с входом записи в порт данных и информационным входом устройства, тактовые входы регистров соединены с соответствующими выходами дешифратора, информационные входы — с выходом преобразователя данных, а выходы — с ин- формационными входами соответствующих блоков памяти, выход фиксатора маски соединен с информационными входами блоков маски, первые управляющие входы которых соединены с выходами соответствующих элементов ИЛИ, вторые управляющие входы — с вторым выходом формирователя адреса, а выходы — с входами записи соответствующих блоков памяти.

1751812

1751812

° ° Ф

° ° °

° °

° ° °

4 ° °

° ° °

Фиг. 2 х1

ix2

1751812

P- лагери о Ьны6

f Г Г г од

° (° °

° ° °

°, g з е э б ° е

° ° ф ° °

° с ° б б

А C и а Н и и н юг

° иии н м н

Ф у е

eeee tice++ ee

° о о ) ъ е

С ф ° О а О а ч о з

И» o О еew

l

rl kl угаси

4Г р » . сэр

1751812

3 ходите Эаннь!с

Годерж ииос рииСтро/

Составитель А.Кудрявцев

Техред М.Моргентал Корректор Н.Ревская

Редактор Е. Копча

Заказ 2695 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

Рб, В ч

Rg

Убч У .г

Rg/

Фиг. 8

Q lÄ ß )7) и f