Устройство для контроля цифровых устройств

Устройство для контроля цифровых устройств

Иллюстрации

Показать все

Реферат

 

Устройство содержит мультиплексоры 1, 9, группу сдвиговых регистров 2, счетчики 3, 11, 12, дешифраторы 4, 13, триггер 5, генератор 6 импульсов, элементы и 7, 8, группу элементов ИЛИ 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, сумматор 15, коммутатор 16, элемент ИЛИ 17, элемент 18 задержки 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ()9) (11) (51)5 G 06 F 11/28 15/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ; .",". ;." ; - :;-.иц

К АВТОРСКОМУ. СВИДЕТЕЛЬСТВУ

М (21) 4818770/24 (22) 01.03.90 (46) 07.08,92, Бюл. ¹ 29 (71) Московский институт инженеров гражданской авиации (72) С,Ж.Кишенский, Н.С,Вдовиченко, А.Л. Кузьмин и О.Ю.Христенко (56) Авторское свидетельство СССР

¹ 1081637, кл. 6 06 F 3/00, 1984.

Авторское свидетельство СССР № 1399774, кл. G 06 F 15/46, опублик, 1988, Авторское свидетельство СССР

¹ 669350, кл. G 06 F 3/02, 1979, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УСТРОЙСТВ (57) Устройство содержит мультиплексоры

1, 9, группу сдвиговых регистров 2, счетчики

3, 11, 12, дешифраторы 4, 13, триггер 5, генератор 6 импульсов, элементы И 7, 8, группу элементов ИЛИ 10, элемент ИСКЛЮЧАЮЩЕ Е ИЛИ 14, сумматор 15, коммутатор

16, элемент ИЛИ 17, элемент 18 задержки.

2 ил.

1753475

20

30

50

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах управления технологическими процессами и в системах автоматизированного проектирования.

Известно устройство для контроля информации, содержащее мультиплексор, дешифратор, блоки памяти, счетчик, триггер, генератор, первый и второй элементы И.

Недостатком известного устройства являются низкие надежность и быстродействие.

Наиболее близким к заявляемому по технической сущности является устройство для контроля информации, содержащее два мультиплексора, два дешифратора, блоки памяти, первый счетчик, триггер, генератор, первый и второй элементы И, группу элементов ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ, второй и третий счетчики, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является выходом устройства.

Недостатком прототипа является низкое быстродействие, так как при работе в режиме попарного сравнения чисел прототип дважды осуществляет каждое сравнение, Целью изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для контроля цифровых устройств, содержащее первый и второй мультиплексоры, первый и второй дешифраторы, группу сдвиговых регистров, группу элементов ИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ; первый и второй элементы И, с первого по третий счетчики, триггер и генератор импульсов, вход запуска которого является одноименным входом устройства, а выход соединен с счетным входом третьего счетчика и первыми входами первого и второго элементов И, вторые входы которых соединены соответственно с инверсным и прямым выходами триггера, вход сброса которого соединен со счетным входом второго счетчика и выходом второго элемента И, а вход установки с выходом старшего разряда третьего счетчика, выходы которого образуют выход номера контролируемого разряда устройства, выход первого элемента И соеденев со стробирующими входами первого и второго дешифраторов, адресвые входы которых соединены соответственно с адресными входами первого и второго мультиплексоров, и выходами первого и второго счетчиков, и являются выходами адреса первой и второй контрольных точек устройства, выход переполнения второго счетчика соединен со счетным входом первого счетчика, сивхровход и информационный вход которого подключены соответственно к синхровходу и входу адреса первой начальной точки устройства, одноименные выходы первого и второго дешифраторов соединены с соответствующими входами соответствующего элемента ИЛИ группы, выход каждого из которых соединен сО сдвиговым синхровходом соответствующего сдвигового регистра группы, информационные входы которых являются одноименными входами устройства, а выходы соединены с соответствующими разрядами информационных входов первого и второго мультиплексоров, выходы которых соединены с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом результата контроля устройства, введены сумматор, коммутатор, элемент ИЛИ и элемент задержки, вход которого соединен с выходом переполнения второго счетчика, а выход — с первым входом элемента ИЛИ, второй вход которого подключен к синхровходу устройства, а выход— к входу записи второго счетчика, входы первого и второго слагаемых и выход сумматора соединены соответственно с выходом первого счетчика, с входом задания шага устройства и с первым информационным входом коммутатора, второй информационный вход,.ддресный вход и выход которого соединены соответственно с входом адреса второй начальной точки контроля устройства, синхровходом устройства и информационным входом второго счетчика.

На фиг. 1 приведена структурная схема устройства для контроля цифровых устройств; на фиг. 2 — структурная схема сдвигового регистра.

Устройство для контроля цифровых устройств содержит первый мультиплексор 1, группу 2 сдвиговых регистров, первый счетчик 3, первый дешифратор 4, триггер 5, генератор 6 импульсов, первый и второй элементы И 7 и 8, второй мультиплексор 9, группу 10 элементов ИЛИ, второй 11 счетчик, третий счетчик 12, второй дешифратор

13, элемент 14 ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматор 15, коммутатор 16, элемент ИЛИ 17 и элемент 18 задержки, Группы 1 информационных входов устройства соединены с информационными входами соответствующих сдвиговых регистров, Вход 2 адреса первой начальной точки контроля устройства соединен с информационным входом первого счетчика. Вход 3 адреса второй начальной точки контроля устройства соединен с вторым информационным входом коммутатора

16. Вход задания шага соединен с первым входом сумматора 15, Синхровход 4 устройства соединен с синхровходом первого счет1753475 второго счетчика 11. Выход 4 номера контро10

25

30 чика. Вход 5 запуска устройства соединен с входом запуска генератора 6. Выход 1 элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является выходом результата контроля устройства, Выход 2 адреса первой контрольной точки устройства соединен с выходом первого счетчика З,Выход 3 адреса второй контрольной точки устройства соединен с выходом лируемого разряда устройства соединен с выходом третьего счетчика 12, Сдвиговой регистр (фиг. 2) 2 подключен информационными входами, вход записи (С2) и входом управления (V2) к соответствующему входу 1 устройства. Синхровход сдвига (С1) подключен к выходу соответствующего элемента 10 группы. Выход старшего разряда регистра 2 подключен к входу последовательного ввода (V1) того же регистра

2 и к соответствующим информационным входам блоков 1 и 9, Устройство работает следующим образом.

В исходном состоянии в регистры.2 записана информация от контролируемого объекта (цифрового устройства). Блоки 2 работают в режиме синхронизируемой параллельной записи с входов Di — D4, на которые подаются данные (фиг. 2), В режиме записи на входы V2 и С2 подается единичный потенциал. Во время процесса записи информации в блоки 2 генератор 6 не функционирует, на выходе элемента И 7— запрещающий потенциал, в результате чего на выходах блоков 4 и 13 — нулевые потенциалы, На входах С1 регистров 2 — также нулевой потенциал.

После записи информации в блоки 2 может быть запущен режим контроля этой информации. Контроль осуществляется следующим образом.

На входах С2 и V2 регистров 2 устанавливается нулевой потенциал. После общего сброса устройства (не показан) и запуска генератора 6 сигналом по входу запуска 5 устройства через элемент И 7 на входы выборки дешифраторов 4 и 13 начинают поступать тактовые импульсы, которые появляются на тех выходах дешифраторов, которые заданы кодами соответственно с выходов счетчиков 3 и 11, Эти тактовые импульсы являются импульсами сдвига для регистров, поступая через соответствующие элементы ИЛИ 10 на входы С1 соответствующих регистров 2. Таким образом осуществляется режим выдачи информации с выходов соответствующих регистров 2 на входы мультиплексоров 1 и 9, При считывании информация вновь записывается в ре35

55 гистры 2 по входу V1, т.е. считывание информации является неразрушающим.

В устройстве предусмотрены два основных режима работы — режим последовательного контроля и режим выборочного контроля,В режиме последовательного контроля осуществляется попарное сравнение всех различных регистров 2 (их содержимого). В данном режиме после общего сброса все счетчики 3, 11 и 12 обнулены, а триггер

5 — в единичном состоянии (цепи сброса устройства не показаны), Триггер 5 разрешает прохождение с генератора 6 одного импульса через элемент И 8 на вход счетчика 11, Этот же сигнал сбрасывает триггер 5, запрещая дальнейшее прохождение импульсов через элемент И 8 и открывая элемент И 7. Содержимое счетчиков 3 и 11 определяет адреса регистров 2, подключаемых к входам мультиплексоров 1 и 9 соответственно. Под адресом регистра 2 понимается двоичный эквивалент числа от 0 до n — 1 — соответственно для регистров с первого по п-й. Информация выбранного регистра 2 побитно поступает на соответствующий вход мультиплексора (1 или 9) и коммутируется на его выход, так как адресные сигналы мультиплексоров также соответствуют содержимому соответствующего счетчика (3 или 11). Перебор адресов регистров 2 осуществляется с помощью счетчиков

3 и 11 и блоков 15 — 18. Начальное состояние счетчиков после начального (с элемента И 8) импульса на счетный вход счетчика 11 соответственно: счетчик 3 — "0", счетчик 11 — "1".

Затем, после сравнения содержимого регистров с адресами "0" и "1" счетчик 11 инкрементируется и производится поразрядное сравнение содержимого регистров 2 с адресами "0" и "2", и т.д. до сравнения содержимого блоков с адресами "0" и n - 1, Далее счетчик 11 обнуляется (при этом выдается сигнал его переполнения), счетчик 3 инкрементируется. Содержимое счетчика 3 через сумматор, в котором к этому содержимому добавляется шаг (в виде двоичного эквивалента, в частном случае равный "1"), поступает на группу информационных входов коммутатора 16. Управляющий вход коммутатора, соединенный с синхровходом устройства, в режимах контроля содержит нулевое значение сигнала, что подключает выход сумматора к выходу коммутатора.

Сигнал переполнения счетчика 11 поступает через элемент 18 задержки на вход элемента ИЛИ 17 и обеспечивает параллельную запись в счетчик 11 числа, равного содержимому счетчика 3, увеличенному на значение шага. Таким образом, при единичном шаге, после окончания первого

1753475 секла сравнения в режиме последовательного контроля счетчик 3 переходит в состояние "1", а счетчик 11 — в состояние "2"; контроль продолжается для пар (адресов

11 аналогичным образом срабатывают блоки 15 — 18 и после этого сравниваются пары регистров; "2" и "3" „. и т.д, Таким образом производится поразрядное сравнение со10 держимого последовательно выбираемых пар регистров 2 через элемент 14 ИСКЛЮЧАЮЩЕЕ И ЛИ, Поразрядное сравнение содержимого двух текущих регистров 2 осуществляется

15 следующим образом. По разрешающему сигналу с прямого выхода триггера 5 импульс с генератора 6 через элемент И 8 поступает на вход счетчика 11, инкрементируя его, а также нэ вход сброса триггера.

Дальнейшие импульсы с генератора 6 посту20 пают через элемент И 7 на входы выборки дешифраторов 4 и 13. Начинается этап сравнения двух очередных слов некоторой разрядности К. Через К+ 1 импульс генератора 6 счетчик 12 обнуляется, и сигнал переполнения с него поступает на вход установки триг25 гера 5. Элемент И 8 пропускает вновь один импульс с генератора 6 на вход счетчика 11, инкрементируя его содержимое. Далее рабо- 30 та осуществляется аналогично.

Содержимое счетчика 12 определяет номер сравниваемого разрыва слов в очередной паре регистров 2.

В режиме выборочного контроля по входу 4 устройства подается сигнал установки.

При этом он воздействует на С-входй счетчиков 3 (непосредственно) и 11 (через эле35 мент ИЛИ 17), а также переключает коммутатор 16 (его выходы) на вход 3 устройства, что обеспечивает запись в счетчик

11 адреса требуемого регистра 2, Адрес второго сравниваемого регистра записывается непосредственно по сигналу с входа 4 устройства по входам данных 2 устройства, Да- 45 лее процесс сранения аналогичен описанному.

Таким образом, устройство позволяет осуществлять сравнение кодов в регистрах любым образом, причем исключается процесс сравнения (повторного) пар регистров, что повышает быстродействие устройства, Формула изобретения.

Устройство для контроля циф ровых устройств, содержащее первый и второй мультиплексоры, первый и второй дешифраторы, группу сдвиговых регистров, группу элементов И, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы И, с первого по третий счетчики, триггер и гене50

55 блоков 2); "1" и "2", "1" и "3" и т.д. до "1" и п«5

«1. После очередного переполнения счетчика ратор импульсов, вход запуска которого является одноименным входом устройства, а выход соединен со счетным входом третьего счетчика и первым входами первого и второго элементов И, вторые входы которых соединены соответственно с инверсным и прямым выходами триггера, вход сброса ко- . торого соединен со счетным входом второго счетчика, и выходом второго элемента И, а вход у тановки — с выходом старшего разряда третьего счетчика, выходы которого образуют выход номера контролируемого разряда устройства, выход первого элемента И соединен со стробирующими входами первого и второго дешифраторов, адресные входы которых соединены соответственно с адресными входами первого и второго мультиплексоров и выходами первого и второго счетчиков, и являются выходами адреса первой и второй контрольных точек устройства, выход переполнения второго счетчика соединен со счетным входом первого счетчика, синхровход и информационный вход которого подключен соответственно к синхровходу и входу адреса первой начал ьной точки контроля устройства, одноименные выходы первого и второго дешифраторов соединены с соответствующими входами соответствующего элемента ИЛИ группы, выход каждого иэ которых соединен со сдвиговым синхровходом соответствующего сдвигoBQ-. го регистра группы, информационные входы которых являются одноименными входами устройства, а выходы соединены с соответствующими разрядами информационных входов первого и второго мультиплексоров, выходы которых соединены с первым и вторым входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом результата контроля устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены сумматор, коммутатор, элемент ИЛИ и элемент задержки, вход которого соединен с выходом переполнения второго счетчика, а выход — с первым входом элемента ИЛИ, второй вход которого подключен к синхровходу устройства, а выход— к входу записи второго счетчика, входы первого и второго слагаемых и выход сумматора. соединены соответственно с выходом первого счетчика, с входом задания шага устройства и с первым информационным входом коммутатора, второй информационный вход, адресный вход и выход которого соединены соответственно с входом адреса второй начальной точки контроля устройстВа, синхровходом устройства и информациОнным ВходОм BTopol o счетчика.

1753475,9

Фиг. Д

Составитель С.КишенскийТехред М.Моргентал Корректор Л.Филь

Редактор Л.Гратилло

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

Заказ 2769 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5