Ячейка однородной среды

Ячейка однородной среды

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и, в частности, к архитектурам перестраиваемых матричных процессорных СБИС, использующих структурную пере стройку, т е замену отказавших процессорных ячеек на резервные Цель изобретения - расширение области применения за счет возможности обработки дополнительных потоков информации Для этого в устройство введены триггер сосГто нйя, пять элементов И два элемента ИЛИ. коммутатор Зил

.Я2 I 756898>43

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 06 F 15/16

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Изобретение относится к вычислитель- .: . ИЛИ и первый-"шестой элементы И, причем ной технике, в частности к архитектурам пе-. ; вход горизонтального отказа устройства сорестраиваемых матричных процессорных единен с первым входом йервого и второго

СБИС, использующих структурную пере-. . элемента ИЛИ. первым инверсным входом стройку, т.е. замену отказавших процессор- первого элемента И, а также, йнверсным ных ячеек (ПЯ) на резервные.. :,::: .:... :входом второго элемента И, выход которого .Известно устройство для реконфигура .-" : соедийен со вторым входом:йервого злеции матричных процессорных СБИС, содер- - " мента ИЛИ, выход которбго соединен с пержащее два элемента И и три элемента ИЛИ;: вым входом третьего элемента И, - Йедостатком данного устройства и алга- вход-выход обобщен його горизонтального ритма реконфигурации, который оно реали- .. отказа соединен со вторым инверсным вхозует; состоит в том, что появление в первой дом первого элемента И, выход которого .строке более одной захваченной или неис.- . соединен со вторым инверсным входом" правной ячейки приводит к фатальному от- . первого элемента И, выход которого соедиказу, т.е. потере работоспособности нен с первым входом третьего элемента матрицы в целом. Еще одним условием фа-" ИЛИ, а также вход-выход обобщенного готального (катастрофического) отказа будет. ризонтального отказа соединен с прямым попытка захвата неисправной ячейки. " входом второго элемента И; вход отказа ПЯ

Наиболее близким к предлагаемому по устройства соединен с первым входом четтехнической сущности и достигаемому по- вертого элемента ИЛИ, выход которого соеложительному эффекту является устройст- динен со вторым входом третьего элемента во, содержащее первый-шестой элементы . И. выход которого является выходом верти(;)

1СО

» (21) 4771016/24, .:.: --. . -::: (54) ЯЧЕЙКА ОДНОРОДНОЙ СРЕДЫ (22) 16,10.89 . -:::: . (57) Изобретение относится к вычислитель(46) 23,08.92; Бюл. N 31 . :" ::. :ной технике и, в частности, к архитектурам (71) Конструкторское бюро электроприбо- перестраиваемых матричных процессорных ростроения ": —:,,-: .- .СБИС, использу>ощих" структурную пере- (72) M.А,Чернышов, А.В.Бек. В.С.Харченко; стройку, т.е, замену отказавших процессорС.H.Òêà÷åíêî, Г.Н.Тимонькин и В,Г,Литви- ных ячеек на резервные, Цель изобретения ненко - -, : - ".:. ::::: — расширение области йримейения за счет (56) Авторское свидетельство СССР -::::: возможности обработки д6полнительных

N. 1259278, кл. G 06 F 15/16, 1984. : потоков информации, Для этого в устройст Сами M., Стефанелли P. Перестраивае- во введены триггер-СостбянИЯ, пять.элеменмые архитектуры матричных процессорных тов И, два элемента ИЛИ, коммутатор, 3 ил.

СБИС. — ТИИЭР, 1986, т.74, N 5, с 116.

3 1756898 4 .кального захвата, выход четвертого злемен-. В режиме "Снизу-вверх" ячейка реалита ИЛИ соединен с первым входом четвер- зует алгоритм свободного захвата, работа того элемента И и первым входом пятого ееполностьюаналогичнаработе.известной. элемента И, выход которого соединен со Просмотр ПЯ начинает снизу-вверх и слевавторым входом второго элемента ИЛИ, вы- 5 направо, При обнаружении в строке не боход которого является выходом горизон- лее одной отказавшей или охваченной снизу тального отказа устройства, вход отказа ячейки относительно нее происходит гориверхней ПЯ устройства соединен со вторым зонтальйая перестройка, т.е. логические новходом четвертого элемента И и вторым мера ПЯ строки, стоящих за отказавшей входомтретьего элемента ИЛИ; выходкото- 10 (захваченной) ПЯ. сдвигаются на одним рого Соединен со вторым входом пятого эле-. вправо, используя при этом для последней мента И; выход четвертого элемента И - логической ПЯ,строки резервную ПЯ этой соединен с первым входом четвертого эле- строки, мента ИЛИ и первым входом шестого эле- На фиг.За изображен вариант обхода мента И, выходкоторогосоединенс первым 15 отказавшей ПЯ. Если же в одной строке i входом шестого элемента ИЛИ, вход гори- находится более одной отказавшей или зазонтальной перестройки устройства соеди- хваченной снизу ПЯ и при этом под этими - нен со вторым входом шестого элемента И» ПЯ в строке (i-1) находятся исправные ПЯ и вторым входом пятого элемента ИЛИ, вы- . (фиг,Зб, в); то относительно первой слева ход которого является выходом горизон- 20 отказавшей ПЯ производится горизонталь тальной перестройки устройства, причем. в ная перестройка, а ячейками однородной устройстве, обслуживающем последнюю среды остальных отказавших ПЯ произвоПЯ стройки, выход горизонтальной пере- дится захват исправных ПЯ из строки (i — 1). стройкй соединяется со входом-выходом. На фиг,Зб изображены направления обобщенного-горизонтального отказа этой 25 реконфигурации, а на фиг.Зв — перестроенстроки вход фатального отказа устройства ная матрица, где захвачены резервные . соединяется со вторым входом шестого эле- ячейки. Если же в строке i более одной откамента ИЛИ, выход которого является выхо- завшей или захваченной ПЯ и при этом од-. дом фатального отказа устройства.: ной из этих ПЯ (i, j) соответствует

Недостатком известного устройства яв- 30 отказавшая ПЯ (i-1, j) из строки (i — 1), то ляется то, что "просмотр" неисправных ПЯ йроизводится горизонтальная перестройка: и их перестройка производится только сни- относительно этой ячейки незавйсимо есть эу-вверх, Таким образом отказ всего двух слева от нее отказавшие ПЯ илй нет. ОтноПЯ, на расположенных в верхней строке, сительно остальных отказавших (захвачен- . приводит к фатальному отказу, отказу всей 35 ных) ПЯ производится захват исправных ПЯ матрицы. Фатальный отказ возникает и тог- из строки(1-1), т.е. вертикальная перестройда, когда находйтся строка i, в которой бо- ка. Если же в строке i более чем двум откалее одной неисйравной или захваченной завшим (захваченным) ПЯ соответствуют ячейки(1, j), где) — номер столбца, в котором неисправные ПЯ из строки (i — 1), то ячейка находится ПЯ, которой соответствует ячей- 40 однородной среды второй слева такой ПЯ ка(! — 1), т.е. отказ всего четырех ПЯ приводит вырабатываетсигнал фатального отказа, кок фатальному отказу даже при наличии до- торый распространяется через все ячейки.

CTàòî÷íîãî количества резервных ПЯ. данной строки и поступает на выход матриЦелью изобретения является раСшире- : цы. Этот сигнал на выходе хотя бы одной ние области применения за счет возможно- 45 с1 роки свидетельствует о том, что матричсти дополнительнйх" потоков информации, ная процессорная СБИС не работоспособчтопозволяетдостичь большей-вероятности на, т.е. реконфигурация при данной сохранения работоспособности процессор- комбинации отказавших ПЯ невозможна. ной матричной СБИС при одинаковом числе Все процессорные ячейки являются саотказаваих ПЯ rio cðàâíåíèþ с известным. 50 модиагностируемыми, Они сами вырабатыНа фиг.1 представлена функциональная вают сигнал i (i, j) отказа ПЯ. Кроме того, ПЯ схема ячейки однородной среды; на фиг,2 и не должны иметь внутреннюю память. Ре3 — варианты структурной перестройки мат- конфигурация матрицы должна произворичной процессорной СБИС по алгоритму диться за время, меньшее одного такта двунаправленого свободного захвата, . 55 работы СБИС, сохраняя корректность выСущность изобретения заключается во . числений, При возникновении условий, ковведении дополнительного режима работы торые в известной ячейке приводят к схемы, позволяющего расширить возмож- возникновению фатального отказа, в пред ность реконфигурации при большом числе лагаемой ячейке однородной среды происотказов,. ходит переключение в режиме Сверху-вниз".

1756898

5 6

Причем, происходит переключение не всей строки, расположенной ниже, которая матрицы, а только той строки 1, в одной из (строка) также переходит во второй режим. ячеек (Ц), в которой возникли описанные : В случае, изображенном нафиг,2в, проусловия. .. -: .:., .. -. изошел отказ в трех-ячейках второй строки, Ячейка продолжает работать по старо- 5 При работеячейкиоднородной средывперму алгоритму, но вместо сигнала об отказе вом режиме Неизбежно возникает фатальверхней ПЯ теперь исследуется сйгнал об:: ный отказ, т.е. запрос ly (1,5) на отказе нижней ПЯ, т.е. при перестройке,, вертикальный захват несуществующей

"Сверху-вниз" необходимо избежать захва-.:: ячейки. Для того,- чтобы избежать этого, в та неисправной ячейки, находящейся в ниж- 10 схемах первой строки сигнал на входе гориней строке (1+1). Кроме .того; выход." зонтального отказа 4(1-1,j) устанавливается вертикального захвата блокируется, так как" равным единице. В результате:в ячейке одникакого захвата верхйей ПЯ теперь нет. — народной среды с фактическим адресом

Зато теперь ячейка однородной массы вы- . (1,5) возникает сигналкоторый переводит рабатывает новый сйгнал — захват нйжней 15 эту строку во второй режим. Это приводит к . ячейки lz(i, j). При полученйи сигнала I (l,j) " :: -тому, что сигналы вертикального захвата1у ячейка (i- t,j) и вся строка (1-1), также пере- : (2,3) и 1»(2,5) преобразуются в сигналы 1,(1,3) ходят в режим "Сверху-вниз" (этот режим, и Iz(1,5), которые переводят и вторую строку принимают как второй, а соответственно: в режим "Сверху-вниз". Далее структурная режим "Снизу-вверх" первый). В случае, еС- 20 перестройка проходит, как показано на ли в одну из ячеек строки i, находящуюся фиг.2,ll. во втором режиме, поступает сигнал!у(1 1,j), Из описанного очевидно, что предлагазахвата верхней ячейки, то он (сигнал) пре- емые алгоритмы двунаправленного свободобразуется в сигнал 1 (i,j) и поступает на . ного захвата значительно гибче алгоритма вход захвата нижней ПЯ 1(1-1, j) ячейки {1+1). 25 свободного захвата. переводя данную ячейку (i+1,j) и всю, строку, ." Фатальный отказ (FF) возникает только (i+1) во второй режим.::,: ., в двух случаях: когда при работе ячейки од.Таким образом-очевидно, что теперь . нородной среды во втором режиме более процессорная матрица может подвергаться . чем одной неисправной ПЯ строки! соответперестройке как снизу-вверх, так и сверху- 30 ствуют неисправные ячейки.строки (i+1) и вниз, кроме того различные ее части могут (i+2) (фиг.2r), а также в случае, изображен: находиться в различных режимах работы. ном на фиг.2д. а также при возникновении

Разберем алгоритм двунаправленного "за-: сигнала 4 в одной из схем самой нижней хвата на койкретных примерах .(матрица, строки матрицы. Например, йа фиг.2г изоимееттолько столбец резервных ПЯ). : ::: 35 бражен случай, когда благодаря сигналам, На фиг.2а изображен случай, когда в .. выработанным в ячейках (4,4) и (5,4), проверхней строке йроизошло-два отказа . В : изошлопереключениестрок4;5матрицыво известной ячейке это привело бы к фаталь-:.. второй режим перестройки. Но при этом ному отказу,: но в предлагаемой такого He " неисправным ячейкам (4,2) и (4,4) четвертой пройсходйт. Схема второй отказавшей 40 строки соответствуют также. неисправные ячейки {заштрихована в двух направлениях) ячейки (5,2) и (5,4), что приводит к невозможпереводйт строку 1 ва второй режим. Те- ности структурной перестройки и, как следперь этаячейкавырабатываетсигналlz(1,4), ствие. к появлеййю сигнала FF на выходе что проводит к захвату ячейки из второй .. ячейки (4,4). строки (индексация ячеек и сигналов сохра - 45:: В случае, изображенном на фиг.2д, ананяется согласно "гребований, предъявляе-:..: логичный результат получается в два этапа. мых к известной ячейке), Фатального отказа: В первом происходит одновременный йерене происхОдит," но теперь и вторая Строка :: ход во второй режим третьей и пятой строк находйтся во втором режиме, в который ее -" "по сигналам, выработанным соответственперевел сигнал 1 (1,4), поступивший на вход 50 но в ячейках (3,6) и (5,5}. Во втором пройсхоячейкис фактическим номером(2,4)..:.".. дит перевод tio сигналу Iz(3,6) четвертой

Разберем второй случай (фиг.2б), Когда: . — строки ПЯ во второй режим; и как следствие ; над двумя неисправйыми ПЯ строки i нахо- вырабатывается ячейкой (4,5) сигнал фадятся неисправные ПЯ строки (1+1). В изве- тальйого отказа, так какдвум неисправным стной ячейке это привело бы к фатальному 55 ячейкам(4,2) и(4,5) соответствуюттакже неотказу, Теперь же устройство (ячейка эа-: . исйравные ячейки пятой строки(5,2) и (5,5). штрихована в двух направлениях) перево- . Структурная йерестройка невозможна, дадится во второй режим, благодаря чему::. же если бы и хватало резервных ПЯ, происходит захват исправной ячейки из На входы(вертикальныйигоризонтальный) каждой процессорной ячейки сигналы

1756898 от логических "соседей" могут поступать с выходов различных ПЯ в зависимости от физической конфигурации матрицы на данный момент времени.

Перестройка в горизонтальном и вертикальном направлениях производится неодинаково. Для исправной ячейки (1,J) возможными логическими соседями будут (фиг,За и б) по вертикали: а. (Ц-1), в. (I-1,j), д. (i, J+1) б. (I-1,J-1), г. (!-1, j+1), е. (I-2, J+1), ж. (!-2, )+1) по горизонтали: а. (I-1, j-1), в. (i, j-2) б. (!, j-1), г. (Н-1, J-1).

Введение седьмого элемента ИЛИ и связей, им обусловленных, обеспечивают объединение сигналов о изменении режима . работы схемы, поступающих как от ячейки (i-1, j) по входу за,свата нижней ПЯ (!-1, j), так и с входа шестого элемента И.

Введение триггера состояния и связей, им обусловленных, обеспечивает соответствующий режим работы ячейки однородной среды снизу-вверх либо сверху-вниз;

Введение коммутатора и связей, им обусловленных, позволяет выбирать для работы ячейки, в зависимости от режима работы, сигналы отказа верхней l(I-1,J), либо нижней !(!+1,J) ПЯ.

Введейие восьмого и десятого элементов И, восьмого элемента ИЛИ и связей, ими обусловленными, позволяет либо блокировать выход захвата нижней ПЯ l,(Ц) ячейки однородной среды в режиме "Снизу-вверх" либо в режиме "Сверху-вниз" подавать на этот выход сигналы с входа вертикального захвата Iz(i+1, !) ячейки или третьего элемента И., которые во втором режиме воспринимаются как сигналы запроса на захват ячейки из строчки (I+1), Введение одиннадцатого элемента

ИЛИ и связей, им обусловленных позволяет не допустить сигнал вертикального захвата

Iy(i+1,J) на вход четвертого элемента ИЛИ во втором режиме работы ячейки, Введение седьмого элемента И связей, йм обусловленных, исключает прохождение единичного сигнала с выхода шестого элемента И на выход ЕГ(Ц) фатального отказа ячейки в случае, когда устройство находится в первом режиме, этот сигнал воспринимается как команда перевода ячейки во ".Tîðîé режим;

Введение девятого элемента И и связей, им обусловленных, обеспечивает блокировку выхода !у(!,J) во втором режиме, в соответствии с алгоритмом двунаправленного захвата во втором режиме сигнал с выхода третьего элемента И воспринимается, как запрос на захват ячейки из строки

5 (I+1) и должен поступать на выход захвата нижней ПЯ I (Ö) ячейки однородной среды.

Ячейка однородной среды содержит триггер 1 состояния, коммутатор.2. четвер- тый 3, седьмой 4, первый 5, пятый 6, шестой

10 7, второй 8, третий 9 и восьмой 10 элементы

ИЛИ, седьмой 11, второй 12, девятый 13, четвертый 14, первый 15, пятый 16, десятый

17, одиннадцатый 18, третий 19, восьмой 20 и шестой 21 элементы И, третий 22 и шестой

15 23 информационные входы ячейки, четвертый 24 и второй 25 информационные выходы ячейки, настроечный вход-выход 26 ячейки, третий 27 и первый 28 информационные выходы ячейки, информационный

20 вход-выход 29 ячейки, десятый информационный вход 30 ячейки, пятый информационный выход 31 ячейки, второй 32, седьмой 33, первый 34 и четвертый 35 информационные входы ячейки, микровход 36 ячейки и пятый

25 информациойный вход 37 ячейки.

Так как ячейка однородной среды предназначена для работы в матричных процессорных СБИС, то необходимо рассмотрение ее работы. во взаимосвязи с другими анало30 гичными ячейками, реализующими выработку управляющих сигналов, используемых при реконфигурации матрицы ПЯ при воз. никновении отказов процессорных элементов (ПЭ) в последних.

35 Допустим в исходном состоянии все ПЭ матрицы исправны, следовательно на вход

32 l(l,j) соответствующей ячейки поступает нулевой потенциал, т.е. !(Ц) = О. Кроме того, нули поступают и на информационные вхо40 ды 30 и 37 нижней и верхней ячеек. На все входы и выходы данной ячейки при отсутствии отказавших ПЭ в матрице поступают одни нули, так как единице неоткуда взяться. Исключение составляют лишь ячейки, 45 обслуживающие самую верхнюю строку ПЭ.

Так как над ними уже.нет ПЯ, то попытка захвата верхней ячейки ячейкой с номером (1,J) невозможно; Поэтому на входы 27. (!-1,!) ячеек, обслуживающих эти ПЭ, подаются

50 сигналы логической единицы, что эквивалентно расположенной сверху строки ПЯ, у которой все ПЭ отказали.

В случае отказа ПЭ (i, j) на вход 32 !(Ц)

ПЯ (Ц) поступает единичный потенциал (все

55 ПЭ являются самотестируемыми). Кроме того, этот единичный потенциал поступает на вход 37 l(I-1,J) ячейки, обслуживающей ниже расположенный ПЭ (i+1, J), где — номер строки матрицы ПЯ, а j — номер столбца. Эта же единица поступает на вход 30 I(I+1,J) 1756898

10 выход 24 lу(Ц) ячейки, сообщая ячейке (i-1,)) о ее захвате снизу. поступая на ее вход 33

1у(!41, j), Такой алгоритм работы реализуется лишь в том случае, когда над обоими отказавшими ПЭ данйой строки! находятся исправные ПЭ строки (1-1). Если же над одним сигнал поступает с выхода 21. 1 (Ц) ячейки, верхней (1+1,j) по отношению к данной (Ц) . ячейке, .::: :,:".::10 из этих ПЭ находится отказавший ПЗ, то горизонтальная перестройка производится относительно последнего, независимо от

Итак, при отказе ПЭ (Ц), причем 1 > 1, на вход 32 1(Ц) ячейки поступает единичный места его расположения в строке. Относительно остальных ПЭ должна быть произвепотенциал, который, пройдя через. элемент дена вертикальная перестройка, T.e.

ИЛИ 3 и открытый элемент И 16; поступает соответствующие ячейки должны вырабона вход элемента ИЛИ 8. С выхода ИЛИ 9 15 тать сигнал 1у(Ц). Ячейка однородной среды эта единица идет на выход 281{1,)) ячейки (Ц), поступая на вход 34 lx(l,j-1) ячейки {i, j+1), Элемент И 16 открыт, так как на оба инверсных входа элемента И 15 поступают нули в этом режиме работает следующим образом, К моменту появления единицы на входе

32 I{1,j) ячейки на входах 37 (1-1,)) и 34 1,{1,!-1) со входа 29 Eo(i) и 34 Ix{i, )-1) ячейки. Едининосительно данного (1,j) ПЭ отказал и в данной строке 1 левее ПЭ (I,j) есть отказавший ПЭ, относйтельно которого произведена описанная горизонтальная перестройка. ца с выхода элемента И 15 проходит через элемент ИЛИ 9, открывая тем самым элемент И 1.6.

Все остальные элементы И ячейки (Ц) Единица, появившаяся на входе 32 l(i,j) созакрыты, следовательно изменений сигна- ответствующей ячейки и свидетельствуюх лов на остальных выходах не происходит, а щая об отказе ПЭ (Ц), через элемент ИЛИ 3 формируется лишь единичный сигнал на ин- поступает на входы элементов И 14 и 19, на формационном выходе 28 1{1,J) ячейки. Этот вторые входы которых также поступаютеди30 ницы. На вход элемента И 14 с выхода комсигнал, проходя через все ячейки,:справа мутатора 2, один из элементов И которого откры, на настроечном входе-выходе 26 стоящие от данной, информирует их о том; что в одной из ячеек, стоящих слева, горивсех ячеек строки - единица; на входе 37 1 зонтальная:перестройка произведена, т.е резервная ПЯ (точнее ПЭ) данной строки i (l-1, j) так же. На вход элемента И 16 единица уже использована, и второй такой быть уже не может. - .::: - ..-: элемент ИЛИ 9, На входе элемента V 19 — с

В случае, если произошел отказ ПЗ (Ц), входа 34 1(Ц-1)через элемент ИЛИ 5. Единиа на вход 34 1Х(Ц-1) соответствующей ячейки уже поступил единичный потенциал (т.е. отца с выхода элемента И 19 через открытый элемент И 13, на второй вход которого показали два ПЭ одной строки), то горизонступает единица с входа-выхода 26 ячейки, тальная перестройка должна:: поступает на выход24 1у(Ц) ячейки

Сигнал на информационном входе 32 (Ц) может появиться Лишь по заднему фронту одного из импульсов, поступающих на производиться относительно крайнего левого ПЭ. Данная же ПЯ (Ц) должна произвести вертикальную перестройку. Единица с входа 34 1>(Ц-1) блокирует элемент И 15, и, синхровход 36 ячейки. Реализовать это трекак следствие, элемент И 16, однако, единица на выходе 28 4(Ц) не исчезает, так как на бование несложно, ";ак как все ПЗ и все ячейки вь;полняютсся йа одной пластине повторой вход элемента ИЛИ 8 поступает еди- . лупроводника и работают от общего задаюничный потенциал с входа 34 Ix(i, j-1).. щего генератора.

Эта же единица, пройдя через элемент 50 Единица с выхода элемента И 16 постуИЛИ 5, открывает элемент И 19, на второй пает на второй вход элемейта ИЛИ 8, как бы вход которого поступает единица,"с выхода подтверждая сигнал 1х(Ц). Едйница с выхода элемента ИЛИ 3 (ведь на входе 32 1(Ц) едиэлемента И 14 поступает на входь" элеменница ПЭ (Ц) отказала).. тов ИЛИ 6 и И 21, йа другие входы которых

Единица с выхода И 19 поступает на 55 поступают нули с входа 22. Е(Ц-1) ячейки. второй вход элемента И 13, на первый вход Этот нуль говорит о том, что в строке слева отданной ячейки нет ни одного отказавшего

ПЭ, над которым расположен отказавший

ПЭ в строке (1-1). Итак, сигнал на выходе которого поступает единица с настроечного входа-выхода 26 ячейки (все строки матрицы пока находятся в первом режиме). Единнца с еыхода элемента И 13 поступает на элемента И 21 не нэменяетсл; на выходе же

9 ячейки, обслуживающей выше расположенный ПЭ {1-1, )), Индексация входов и выходов ячеек проведена в соответствии с индексами ячеек, от которых поступают данные сигналы.

Например, информационный вход 23 ячейки 1 (1-1,j). Индексы говорят о том, что этот

20 будут единицы, так: как верхний (i-1, )) от35 поступает с выхода коммутатора 2 через

1756898

ИЛИ 6 появляется единица, поступающая на выход 25 E(l,j) ячейки. Эта единица поступает нв вход 22 Е(Ц-1) соседней справа ячейки (Ц+1) и через элемент ИЛИ 16 этой ячейки проходит íà его выход 25 Е(Ц) и т.д.

Таким образом, эта единица проходит через все справа расположенные ячейки строки l, поступал на вход 22 E(l, )-1) и выходя с выхода 25 Е(Ц), В последних ячейках всех строк выход 25 " (Ц) соединяется с входом 29 Еф) (фиг. пунктир). Единица на входе 29 Ep(l) сообщает в"ем ячейкам строки l о том, что в строке есть отказавший ПЭ, над которым расположен отказавший ПЗ в строке (l-1).

Теперь в ячейке. расположенной слева от рассматриваемой, исчез сигнал на выходе 29 4(Ц) вследствие того, что элемент И 15 закрывается (на его инверсный вход поступает единица с входа 29), а это приводит к тому, что исчезает единица на одном из входов И 16, поступившая через элемент ИЛИ

19 с выхода элемента И 15. Однако, в этой же ячейке вырабатывается сигнал 1у(Ц) вертикального захвата. Происходит это следующим образом. На прямой вход элемента И

12 поступает единица с входа 29, а на инверсный — нуль, так как слева от этой ячейки нет отказавших ПЭ и захваченных ПЯ. Таким образом, на выходе элемента И 12 по является единица, которая, пройдя через элемен ИЛИ 5, поступает на второй вход элемента И 19, на первом входе которого уже была единица, постугающая с входа 32

1(Ц) через элемент WIN 3. Единица с выхода

И 19 через открь",тый элемент И 13 поступает на выход 24 1у(Ц). Сигнал вертикальной перестройки сформирован. В ячейке же, которая обслуживает отказавший ПЭ, над которйм расположен неисправный ПЭ, на входе 34 Ь0, j-1) исчезает единица, но это не приводит к изменениям выходных сигналов, так как на выходе элемента ИЛИ 5 единица сохраняется.

На другой вход этого элемента теперь поступает единица с выхода элемента И 12; на прямой вход которого поступает едини. ца, а на инверсный — нуль с входов 29 Ea(l) и 34 1х(Ц-1) соответственно; На этом формирование сигналов при таком типе отказа прекращается.

Работа устройства при захвате данного

- ПЭ снизу аналогична описанной с той лишь разницей., что единица на вход элемента

ИЛИ 3 поступает не с входа 32l{l,j), а с входа

32 Iy(t+1,j) через открытый элемент И 18, на другой вход которого поступает единица настроечного входа-выхода ячейки.

На входы 22 E (I, j-1) и 34 Ix(I, )-1) крайних справа ячеек с индексами (I,1}, должны для нормальной работы ячеек постоянно подаваться нули, На вход 23 I = (I-1, j) ячеек верхней строки, т.е. ПЗ с индексами (Ц), должны быть также поданы нули, а на вход

5 37 I{i-1, j) — единица. На вход 33 ly(i+1 j) óñòройств нижней строки; — это ПЯ с индексами (i, )), должен быть подан нуль, а на вход

30 l(i+1,Д вЂ” единица.

Переход во второй режим и работа ячей10 ки в этом режиме осуществляются следующим образом.

Переход ячейки во второй режим происходит в случае: когда более чем над одним отказавшим или захваченным снизу ПЭ

15 строки l расположен отказавший ПЭ строки (i+1); когда в первой строке отказало либо захвачено более одного ПЭ, что эквивалентно предыдущему случаю, считая нулевую строку, состоящей из отказавших ПЭ; когда

20 строкой! производится попытка захвата ПЭ из строки (I-1), которая уже находится во втором режиме; когда в строке один из ПЭ захвачен сверху, т.е. строка, работающая во втором режиме, захватывает ПЭ из строки, 25 работавшей в первом.

Перевод строки из первого режима во. второй осуществляется с помощью переключения триггера 1 состояния в какой-либо ячейке этой строки. Выходы всех триггеров

30 1 состояния строки (каждой строки отдельно) объединены по схеме "Электрическое

ИЛИ" ("Монта>кное ИЛИ")(фиг.1, резистор и пунктирная связь). Следовательно, инверсные выходы всех триггеров дол>кны быть

35 выполнены по схеме с открытым коллектором (применительно к ТТЛ).

Рассмотрим первый случай, когда в строке l находится более чем один отказавший или захваченный снизу ПЭ, над кото40 рым в строке {И) находятся отказавшие ПЭ.

Допустим таких ПЭ два. Тогда в соответствующей ячейке левой иэ них будут сформированы сигналы Ix(l,j) и E(l,j), как было описано.-B собтветствующей же правой

45 ячейке единицы будут на входах 22 Е (Ц-1), настроечном входе-выходе 26 ячейки, информационном входе-выходе Eo(l), входе 34

I>(I, j-1), входе 37!(И,j) и входе 32 1(Ц). Следовательно, на выходе элемента И 21 поя50 вится единица, так как на обоих его входах также единицы. Один из них поступает с входа 22 Е (Ц-1), эту единицу сформировала ячейка, обслуживающая отказавший левый

ПЭ. Вторая поступает с выхода элемента И

55 14, на обоих входах которого также единицы,механизм возникновения которых описан. По заднему фронту очередного тактового импульса единица с выхода элемента И 21, пройдя через элемент ИЛИ 4 на

I-вход триггера 1, переводит последний в

1756898

14 единичное состояние. В результате на на- Единица с этого выхода поступает на строечных входах-выходах 26 всех ячеек вход 23 Iz(i-1,j) ниже расположенной ячейки, данной строки I появляется нуль. Ячейка где. пройдя через элемент ИЛИ 4, перевопереходит во второй режим. дит триггер 1 в единичное состояние. Это и Во втором режиме ячейка работает так- 5 есть третий вариант перехода ячейки во втоже, как и в первом с той лишь разницей, что рой режим, Кроме того, зта же единица по- теперь она вырабатывает сигнал не.верти- ступает на вход элемента ИЛИ 3; формируя кального захвата ЦЦ) верхней ячейки, а сиг- сигнал захвата данной ячейки, Далее ячейка нал захвата 4(Ц) нижней ячейки. Для работаетаналогичноописанному режиму. осуществления такой операции необходимо 10 Рассмотрим условия возникновения фазнать состояние нижней ячейки. С этой тального отказа,т.е. когда матрица в целом целью коммутатор 2 управляемый сигналом теряет работоспособность. Это происходит с настроечного входа-выхода 26, коммути- в том случае, когда двум и более отказавшим рует на свой выход сигнал с входа 30 l(i+1,J), или захваченным ПЭ (Ц) строки 1, которая а не с входа 27 l(1-1, j). как это было в первом 15 находится во втором режиме, соответствурежиме. Кроме того, теперь по алгоритму. ют неисправные ПЭ (i+1, j) строки (i+1), Наработы захват снизу данной ячейки невоз- . пример, случай, изображенный на фиг.2(oce можен, перестройка идет сверху-вниз, поэ- остальные случаи так илй инйче сводятся к тому нуль с настроечного входа-выхода 26 этому, фиг.2д). ячейки блокирует элемент И 18, чтобы иск- 20 Работа ячейки в этом случае аналогична лючить формирование ложного сигнала за- работе ячейки при выработке сигнала E(l,j) в хвата ПЭ. Этот же сигнал блокирует элемент первом режиме. Разница заключается в слеИ 13, исключая формирование сигнала за- дующем. Если эта строка уже находилась во хвата ПЭ, Этот же сигнал блокируетэлемент втором режиме (например, на фиг.2,2 ячейИ 13, исключая формирование сигнала за- 25 ка 5.4 отказала позжедругих, т, е, Во втором хвата верхней ячейки!У(Ц). Этот же сигнал . режиме находились к моменту ее отказа деблокирует элементы И 11, 17 и 20.. строки 4, 5, 6), то единица с выхода элемента

Сигнал на выходе 31 1 (Ц) захвата ниж- И 21 через открытый элемент И 11 и элемент ней ячейки вырабатывается аналогично сиг- ИЛИ 7 поступает на информационный выналу!У(Ц) с той лишь разницей, что тейерь 30 ход 27. Эта единица проходит через все единица с выхода элемента И 19 проходит справа стоящие ячейки, поступая на вход не через элемент И 13 на выход 24 1у(Ц), а 35, выходя с выхода 27 ячеек; т.е., контроличерез элемент И 20 и элемент ИЛИ 10 на руя сигналы на выходах 27 крайних справа выход 31 4(Ц) ячейки.: . ячеек с индексами (Цаах), можно четко заРассмотрим второй случай перехода 35 фиксироватьмоментфатальногоотказа. Наячейки во второй режим, когда производит- личие этого сигнала говорит о том, что в ся попытка захвата снизу ячейки, уже нахо- матрице возможна такая совокупность откадящейся во втором режиме, т.е. на входе 33 завших ПЭ, влияние которой не может быть

Ч!+1, ) появляется единица, которая, прой- устранено с помощью реконфигурации. дя через открытый элемент И 17, поступает 40 на второй вход элемента ИЛИ 10. попадая Ф о р мул а и зоб рет.е н и я на выход 31 1 (Ц). Таким образом, сигнал вертикального захвата Iz(i,j) ячейки (Ц) в Ячейка однородной среды, содержащая ячейке (i-1,j) преобразуется в сигнал захва- шесть элементов ИЛИ и шесть элементов И, та нижней ячейки, который с выхода. 31 Iy(i- 45 причем первый информационный вход ячей1,J) ячейки (И,j) поступает на вход 23 Iz(i-1,J) ки соединен с первыми входами первого и ячейки(Ц). Эта единица через элемент ИЛИ второго элементов ИЛИ; первым инверс4 поступает на I-вход триггера 1, который по ным входом первого элемента И и с инверочередному тактовому импульсу переходят сными входом второго элемента И, выход в единичное состояние, После этого сигнал 50 которого соединей с вторым входом первого на выходе 24 1у(Ц) пропадет: элемент И 13 элемента ИЛИ, выход которого соединен с закрыт, следовательно пропадет и сигйал на первым входом третьего элемента И, инфорвходе 23 1 (И,J) но ячейка уже перешла на мационный вход-выход ячейки соединен с второй режим. Теперь элемент И 20 открыт, прямым входом второго элемента И и втои единица с выхода И 19 через элементы И 55 рым инверснйм входом первого элемента

20 и ИЛИ 1О поступает на выход 31 1 (Ц) И, выход которого соединен с первым вхозахвата нижней ячейки, т.е. после "неудав- дом третьего элемента ИЛИ, второй инфоршегося" захвата верхнего ПЭ ячейка "пыта- мационный вход ячейки соединен с первым ется" захватить нижний ПЭ. входом четвертого элемента ИЛИ, выход которого соединен с вторым входом третьего

1756898

16 злемейта И, первым входом четвертого зле- дом шестого элемента И, выход которого мента И и первым входом пятого элемента соединен с вторым входом седьмого элеИ, выхьд которого соединей с вторым вхо- мента ИЛИ и прямым входом седьмого эледом второго элемента ИЛИ, выход которого мента И, выход которого соединен с вторым подключен к -первому информационному 5 входом шестого элемента ИЛИ, выход выходу ячейки, третий информационный третьего элемента И соединен с прямым вход ячейки, соединен с первым входом ше- входом восьмого элемента И и первым вхостого элемента И и первым входом пятого дом девятого элемента И, выход которого элемента ИЛИ, выход которого подключен к является четвертым информационным вывторому информационному выходу ячейки, 10 ходом ячейки, синхровход ячейки соединен четвертый информационный вход ячейки. с синхровходом триггера состояния, инвер подклочен к первбму входу шестого эле- сный вйход которого подключен к настромента И, выход которого подключен ктре ь- ечному входу-выходу ячейки и соединен c

"ему информационному выходу ячейки, о т - ийверсным входом седьмого элемента И, л и ч а ю щ а я с я тем, что, с целью 15 инверсным"ипрямымуправляющимивхода: расширения области применения" за счет ми коммутатора, инверсным входом восьмовозможности обработки дополнительных го элемента И, вторым. входом девятого потоков информацйи, в нее введенытриггер элемента И, инверсным входом десятогр состояния, пять элементов И, два элемента элемента И и первым входом одиннадцато.ИЛИ, коммутатор,"причем пятый информа- 20 ro элемента И, выход которого соединен с ционный вход ячейки соединен с первым третьим входом четвертого элемента ИЛИ,: информационнйм входом коммутатора, вы- седьмой вход информационной ячейки соеход которого соединен с вторым входом чет- динен с прямым входом десятого элемента вертого элемента И и вторым входом Иивторымвходомодйнйадцатогоэлемент@ третьего элемента ИЛИ, выход которого со- 25 И, выход восьмого элемента И соединен С единен с вторым входом пятого элемента И, первым входом восьмого элемента ИЛИ, вы,.шестой информационный вход ячейки сое- ход которого подключен к пятому ийформа,динен с вторым входом четвертого элемента ционному выходу ячейки, выход десятого

ИЛИ и первым входом седьмого элемента элемента И соединенс вторым входом вось-

ИЛИ, выход которого соединен с информа- ЗО мого злемейта ИЛИ, восьмой информацион- ционнымвходомтриггерасостояния, выход ный вход ячейки соединен .с вторым четвертого элемента И соединен с вторым информационным входом коммутатора. входом пятого элемента ИЛИ и вторым вхо23 2Ч ЗУ

4 Э °

° ° Ф

1 ° °

1756898

1756898 °

Составитель В,Литвиненко

Техред М.Моргентал Корректор Л Лукач. Редактор И.Дербак

Заказ 3089 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101