Преобразователь двоичного кода в четырех-позиционный временной код

Преобразователь двоичного кода в четырех-позиционный временной код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и вычислительной технике и может использоваться в системах передачи дискретной информации различного назначения, Устройство обеспечивает двукратное сокраще 7 ние полосы частот передаваемого сигнала путем преобразования двоичных сигналов в рэзнополярный четырехпозиционный сиг; нал с различной длительностью импульсов со строгим чередованием полярностей импульсов по их длительности путем увеличения длительности формируемых импульсов и уменьшения частоты их следования, что повышает достоверность преобразователя. Преобразование двоичного кода в четырехпозиционный временной код обеспечивается с помощью генератора 1 импульсов, делителя 3 частоты, элементов И 8-10,17-22, ИЛИ f 1,23,24, НЕ 5, элементов задержки 6, 12, 13, последовательного 4 и параллельного регистров Т-триггеров 14,15 со счетным входом, преобразователя 25 уровня, D-триггера 16 и сумматора 26. 2 ил. М Фиа

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 M 7/00

ГОСУДАРСТВЕННЪ|Й КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4892303/24 (22) 17.12,90 (46) 23.08.92. Бюл. ¹ 31 (71) Институт технической кибернетики АН

БССР (72) Г,Я.Панченко и Н,А.Довнар (56) Патент Франции № 2124049, кл. Н 03 К 13/00, опублик. 1971.

Авторское свидетельство СССР

¹ 1594703, кл. Н 03 M 7/00, 1988. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ЧЕТЫРЕХПОЗИЦИОННЫЙ ВРЕМЕННОЙ КОД (57) Изобретение относится к радиотехнике и вычислительной технике и может использоваться в системах передачи дискретной информации различного назначения, Устройство обеспечивает двукратное сокраще7 АХ,, 1757104 А1 ние полосы частот передаваемого сигнала путем преобразования двоичных сигналов в разнополярный четырехпозиционный сигнал с различной длительностью импульсов со строгим чередованием полярностей импульсов по их длительности путем увеличения длительности формируемых импульсов и уменьшения частоты их следования, что повышает достоверность преобразователя.

Преобразование двоичного кода в четырехпозиционный временной код обеспечивается с помощью генератора 1 импульсов, делителя 3 частоты, элементов И 8-10, 17-22, ИЛИ 11, 23, 24, НЕ 5, элементов задержки 6, t2, 13, последовательного 4 и параллельного 7 регистров T-триггеров 14, 15 со счетным входом, преобразователя 25 уровня, D-триггера 16 и сумматора 26. 2 ил.

1757104

Изобретение относится к радиотехнике и вычислительной технике и может использоваться в системах передачи дискретной информации различного назначения, Известно устройство для преобразсва- 5 ния двоичного кода в троичный, содержащее элементы И, элементы НЕ и элементы

ИЛИ, которое обеспечивает преобразование комбинаций из 3 двоичных символов (1;О) в комбинации из 2 троичных символов 10 (+1 0;-1) по заданному алгоритму (ЗВ 2Т), в результате чего достигается сокращение полосы частот передаваемого сигнала в 1,5 раза.

Недостатком устройства является то, 15 что оно обеспечивает небольшой коэффициент сжатия полосы частот передаваемого сигнала (К = 1,5), Кроме того, троичный сигнал, сформированный в соответствии с заданным алгоритмом преобразования, 20 является несбалансированным, что сни>кает его помехоустойчивость, Наиболее близким к заявляемому является преобразователь двоичного кода в четырехпозициснный временной код, со- 25 держащий генератор импульсов, первыйчетвертый элементы задержки, делитель частоты, последовательный и параллельный регистры, первый-девятый элементы И, первый-третий элементы ИЛИ, элемент НЕ, 30 триггер сс счетным входом, преобразователь уровня и сумматор, который обеспечивает двукратное сжатие полосы частот передаваемого сигнала путем преобразования двоичных сигналов в четырехпозицион- 35 ные, Существенным недостатком известного преобразователя является тс, что в спектре четырехпозиционнсго сигнала содержится сравнительно высокий уровень компонен- 40 тов второй гармоники тактовси частоты, возникающих в результате преобразования каждой комбинации на 2 двоичных символа

"11" с длительностью импульсов Т1/2 в положительный или отрицательный импульс с 45 длительностью Т2/2; сдвинутый по отношению к началу тактового интервала Т2 на величину Т2/4, вследствие чего возникает флуктуация частоты следования импульсов четырехпозиционнсго сигнала, изме- 50 няющаяся в соответствии с изменением структуры входной двоичной последовательности, что приводит, в свою очередь, к флуктуации полосы частот передаваемого сигнала. 55

Цель изобретения — повышение достоверности преобразователя путем устранения флуктуации частоты следования импульсов передаваемого сигнала в результате изменения алгоритма кодирования.

На фиг, 1 и 2 приведены структурная схема и временные диаграммы работы преобразователя.

Преобразователь содержит (фиг,1) генератор 1 импульсов, первый элемент 2 задержки, делитель 3 частоты, последовательный регистр 4, элемент НЕ 5, второй элемент 6 задер>кки, параллельный регистр 7, первый, третий и второй элементы И 8-10, первый элемент,ИЛИ 11, четвертый и третий элементы 12 и 13 задержки, триггеры 14 и 15 со счетным входом, 0-триггер 16, четвертыйдевятый элементы И 17-22, второй и третий элементы ИЛИ 23, 24, преобразователь 25 уровня и сумматор 26, 1"1ресбразователь двоичного кода в четырехпсзициснный временной код работает следующим образом.

Исходная двоичная последовательность с длительностью импульсов Т1/2 в тактовом интервале Т1, следующих с номинальной ТВКТоаоА частотой F1 = 1/Т1, поступает от источника дискретной информации (фиг.2а), синхронизируемого с помощью генератора 1 импульсов, на инфсрмациoH1II!A вход последовательногс регистра 4 и записывается в ячейки регистра с помощью последовательности тактовых импульсов, поступающих с выхода генератора 1 (фиг.2б) через элемент 2 задержки на величину Т1/4 (фиг.2б).

С одноименных выходов последовательного регистра 4 двоичные символы поступают соответственно к одноименным входам параллельного регистра 7 и записываются в.него с помощью последовательности тактовых импульсов с длительностью

Tz/2 в тактовом интервале Т2 = 2Т1, следу1ощих с номинальной тактовой частотой

F2 =. 1/Tz = 1/2T1 = F1/2, формируемых с помощью дел14теля 3 частоты "1;2", вход которого соединен с выходом элемента 2 задер>кки (фиг,2б1), которые с его выхода (фиг,2В) через последовательно соединенные элемент НЕ 5 (фиг.2в1) и элемент 6 задержки на величину Т2/4 (фиг.2в2) поступают на тактовый вход параллельного регистра 7, в результате чего исходная двоичная последовательность разделяется на группы на 2 двоичных символов, каждая из которых преобразовывается далее в соответству1ощую параллельную комбинацию из

2 ДВОичных символОВ с Длительностью Т2 (фи г.2 г,д).

С первого и второго прямых выходов параллельного регистра (фиг,2г,д) сигналы поступают к первому и второму входам элемента И 10 и соответственно к первым входам элементов И 8 и 9, вторые входы которых подключены соответственно к вто1757104 рому (фиг,2д ) и первому (фиг,2г>) инвер- 21 и 22, вторые входы которых подключены сным выходбм параллельного регистра, соответственно к единичному(фиг,2з ) причем третьи входы элементов И 8 и 9 и инверсному (фиг,2a>z) выходам триггера подключены к выходу делителя 3 частоты 15, в результате чего на выходе элементов (фиг.2в), а третий вход элемента И 10 со- 5 И 21 и 22 формируются импульсы с длиединен с выходам элемента 6 задержки тельностью Т . (фиг.2ez), в результате чего при поступлении Сигналы, сфоомированные на выходе входной комбинации (фиг,2г,д) вида "10" элементов И 17, 19 и 21, поступают через срабатывает элемент И 8, при комбина- элемент ИЛИ 23 (фиг,2л) к первому инфорции "01" — элемент И 9, а при комбинации 10 мационному входу сумматора 26, а сигна"11" — элемент И 10. При этом на выходе лы, сформированные на выходе элементов элементов И 8-10 формируются соответст- И 18, 20 и 22, поступают через элемен-.. венно импульсы с длительностью Tz/2 ИЛИ 24 (фиг,2м) к входу преобразователя (фиг.2е,ж,з), причем при поступлении ком- 25 уровня, обеспечивающего преобразовабинаций "00" формируются нулевые симво- 15 ние положительных импульсов (фиг,2гл) в лы с длительностью Tz. отрицательные (фиг.2м ), которые с его выСигналы, сформированные на выходе хода поступают к второму информационноэлементов И 8 и 9 (фиг.2е,ж), поступают че - му входу сумматора, на выходе которого рез элемент ИЛИ 11 (фиг,2и) на счетный формируется разнополярный четырехпозивход триггера 14 и управляют его переклю- 20 ционный сигнал с длительностью импульсов чением, на выходе которого формируются Т /2 и Т строгим чередованием полярносигналы (фиг.2к,к )„управляющие измене- стей импульсов по их длительности (фиг,2н), нием полярности импульсов с длительно- в спектре которого постоянная составляюстью Т /2, сформированных на выходе щая отсутствует, что обеспечивает его высоэлементов И 17-20, которые в зависимости 25 кую помехоустойчивость, от состояния триггера 14 поступают на вхо- Для обеспечения одинаковой помехозады элементов ИЛИ 23 или 24.. щищенности импульсов, передаваемых с

Сигнал, сформированный на выходе длительностью Tz/2 и Т7, введена корректиэлемента И 10(фиг,2з), поступает íà D-вход ровка выходных импульсов, в соответствии

0-триггера 16„синхровход которого соеди- 30 с которой амплитуда положительных и отринен с выходом делителя 3 частоты (фиг.2в), цательных импульсов с длительностью Tz на выходе которого формируются импульсы уменьшается соответственно на величис длительностью Tz (фиг.2зг). С выхода эле- ну Л U (с учетом искажений, вносимых мента И 10 сигнал поступаетчерез элемент линией связи при заданной скорости пере13 задержки на величину Tz/4 (фиг,2з ) на 35 дачи), что достигается в результате воздейсчетный вход триггера 15 и управляет его ствия единичного сигнала, поступающего с переключением, на выходе которого форми- выхода D-триггера 16 (фиг.2з ), к управляюруются сигналы (фиг,2311,312), управляющие, щему входу сумматора 26, изменением полярности импульсов с дли- Практическая реализация преобразовательностью Tz, сформированных на выходе 40 теля выполнена, в основном, на элементах элементов И 21 и 22, которые в зависимости логики (И, ИЛИ, НЕ), генераторе импульсов, от состояния триггера 15 поступают знало- делителе частоты "1;2", последовательном и гично к входам элементов ИЛИ 23 или 24, параллельном регистрах, триггерах со счетС выхода элемента И 8 (фиг,2е) сигналы, ным входом, 0-триггере и сумматоре, к первым входам элементов И 17 и 18 по- 45 Элемент (2, 6, 12, 13) задержки может ступают непосредственно, а с выхода эле- быть реализован на одновибраторе с регументаИ9(фиг.2ж)кпервымвходамэлементов лируемой времязадающей цепочкой RC c

И 19 и 20 — через элемент 12 задержки на переменным резистором Я, включенной в величину Т /2 (фиг,2ж ). Вторые входы эле- цепи его запуска. ментов И 17 и 19 подключены соответст- 50 Преобразователь 25 уровня может быть венно к единичному выходу триггера 14 реализован на операционном усилится е с (фиг.2к), а вторые входы элементов И 18 и обратной связью с использованием индгр20 — к инверсному (фиг.2к ), в результате тирующего входа. чего на выходе элементов И 17 и ",8 форми= Учитывая, что в процессе преобразоваруются импульсы с длительностью Т /2 в 55 ния двоичных символов в разнополярный первой половине тактового интервала Tz, а четырехпозиционный сигнал с длительнона выходе элементов И 19 и 20 — во второй.. стью импульсов Tz/2 и Tz co строгим череИмпульсы с длительностью Т2, сформи- дованием полярностей импульсов по их рованные на выходе D-триггера 16 иг,2az) длительности минимальные временные инпоступают к первым входам элемнтов И тервалы между следующими друг за другом

1757 1 04 импульсами в структуре передаваемого сиг. нала соответствуют значениям Т2/2, то, следовательно, компоненты второй гармоники тактовой частоты в спектре четырехпозициoHHof.0 сигнала отсутствуют, TBK KBK частота 5 следования импульсов передаваемого сигнала сохраняется при этом номинальной и не зависит от изменения структуры входной двоичной последовательности, что и соответствует повышению достоверности пре- l0 образования.

Формула изобретения

Преобразователь двоичного кода в «етырехпозиционный временной код, содержащий последовательный регистр, 15 информационный вход которого является входом преобразователя, выходы соедине- . ны с одноименными информационными входами параллельного регистра, первые прямой и инверсный выходы которого сое- 20 динены с первыми входами соответственно первого и второго элементов И и третьего элемента И, вторые входы и инверсный выходы параллельного регистра соединены с вторыми входами соответственно второго 25 и третьего элементов И и первого элемента И, выход которого соединен с первыми входами четвертого и пятого элементов И и nepaoro элемента ИЛИ, выход которого соединен со счетным входом первого Т- 30 триггера, прямой выход первого Т-триггера соединен с первым входом шестого элемента И и вторым входом четвертого элемента

И, инверсный выход первого Т-триггера соединен с первым входом седьмого элемента 35

И и вторым входом пятого элемента И, восьмой элемент И, выход которого и выходы четвертого и шестого элементов И соединены ссоответствующими вхо,д,ами второго элемента ИЛИ, выход которого соединен с первым информационным входом сумматора, девятый элемент И, выход которого и выходы пятого и седьмого элементов И.соединены с соответствующими входами третьего элемента ИЛИ, выход которого через преобразователь уровня соединен с вторым информационным входом сумматора, выход которого является выходом преобразователя, генератор импульсов, выход которого через первый элемент задержки соединен с тактовым входом последовательного регистра и входом делителя частоты, выход которого соединен через последовательно соединенные первый элемент НЕ и второй элемент задержки с тактовым входом параллельного регистра и третьим входом второго элемента И, выход которого соединен с входом третьего элемента задержки, выход третьего элемента И соединен непосредственно с вторым входом nepaoro элемента

ИЛИ и через четвертый элемент задержки с вторыми входами шестого и седьмого элементов И. отличающийся тем, что, с целью повышения достоверности преобразователя, в него введены второй Т-триггер и

О-триггер, информационный вход которого подключен к выходу второго элемента И, синхровход D-триггера обьединен с третьими входами первого и третьего элементов И и подключен к выходу делителя частоты, выход D-триггера соединен с управляющим входом сумматора и первыми входами восьмого и девятого элементов И, выход третьего элемента задержки соединен со счетным входом второго Т-триггера, прямой и и нверсный выходы которого соединены с вторыми входами соответственно восьмого и девятого элементов И.

1757104

0; О O! t lpga

Редактор В. Данко

Заказ 3099 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

Ж, Ф

5f

« (л И

38

Составитель Н. Бочарова

Техред M.Ìîðãåíòàë Корректор Т. Ваакович