Устройство восстановления тактового сигнала из цифрового потока

Устройство восстановления тактового сигнала из цифрового потока

Иллюстрации

Показать все

Реферат

 

Изобретение относится к передаче дискретной информации по каналам связи и может быть использовано в регенераторах цифровых сигналов Цель изобретения - повышение точности восстановления тактового сигнала путем обеспечения синхронизации как от фронта, так и от спада импульсов опорной последовательности. Устройство содержит фазовый детектор 1, накопитель 2 фазовой ошибки, программируемый делитель 3, блок управления 4, элемент ИЛИ 5, Элементы И 6-8. D-триггеры 9 и 10, счетный триггер 11, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и формирователь импульсов 13. Данное устройство обеспечивает регулирование фазового сдвига восстановленного тактового сигнала с дискретностью, равной длительности половины периода повторения опорной последовательности импульсов, благодаря чему повышается точность восстановления тактового сигнала в 2 раза. 10 ил. сл с

(19у (11) СО103 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (Я)5 Н 04 1 7!04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

il, ;;:ф (, 1.(л

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 2 (21) 4900544/09 вышение точности восстановления тактова(22) 08,01.91 га сигнала путем обеспечения синхрониза(46) 23,08.92, Бюл, N 31 - ции как от франта, так и от спада импульсов (71) Винницкий политехнический институт, опорной последовательности. Устройство (72) Г.Ф.Фролов, В,B.Çà(÷åâñêèé, С,И.За- содержит фазовый детектор 1, накопитель 2 лотарев, B,Â.Ñòåïàíþê, В,Н.Данильцо, фазавай ошибки, программируемый делиO.Í.Tàðàñ0âý и Л.С.Цымбал тель 3, блок управления 4. элемент ИЛИ 5, (5б) Снайдер Дж. Выделение сигнала такта- элементы И 6-8, D-триггеры 9 и 10, счетный вой частоты из потока двоичных символов. триггер 11, элемент ИСКЛНЗЧАЮЩЕЕ ИЛИ вЂ” Электроника, 1979, т. 52, N- 18, с. 31-38, 12 и формирователь импульсов 13. Данное рис, 1. устройства обеспечивает регулировайие фа(54) УСТРОЙСТВО ВОССТАНОВЛЕНЙЯ зовога сдвига восстановленного тактового

ТАКТОВОГО СИГНАЛА ИЗ ЦИФРОВОГО сигнала с дискретностью, равной длител 6ПОТОКА .:.. - .насти половины периода повторения опор(57) Изобретение относится к передачедйс- .. ной последовательности импульсов, кретной информации по каналам связи и благодаря чему повышается точность восможет быть использовано в регенератаpax становления тактового сигнала в 2 раза. 10 цифровых сигналов. Цель изобретения — по-. ил.

3 1757114 4 Изобретениеотносится кпередачедис- тельным перепадом опорных импульсов кретной информации по каналам связи и (фиг.7б — 10б). Второй 0-триггер10осущестможет быть использовано в регенераторах вляет точную коррекцию фазового сдвига цифроайх сигналов для восстановления сигнала тактовой частоты, так как в отличие тактового сигнала из цифрового потока. 5 от первого О-триггера 9 этот триггер может

Целью изобретения является повыше- тактирсваться как прямой, так и инвертироние точности восстановления тактового сиг- ванной последовательностью опорных имнада путем обеспечения синхронизации как пульсов, поступающей.с выхода элемента от фронта, так и от спада импульсов опор- ИСКЛЮЧАЮЩЕЕ ИЛИ 12 (фиг. 7в — 10в), исной последовательности. 10 пользуемого в качестве управляемого по

На фиг. 1 представлена структурная первому входу (фиг, 7к — 10к) инвертора-поэлектрическая схема устройства восстанов- вторителя, В результате на выходе второго ления тактового сигнала из цифрового пото- D-триггера 10 вырабатывается импульсная последовательность тактовой частоты, синка; на фиг, 2-6 — варианты выполнения фазового детектора, накопителя фззовой хронная с положительным или с отрицательошибки, программируемого делителя, блока ным перепадом импульсов

Накопитель 2 фазовой ошибки по каждому

Отформированная последовательность опорйых импульсов тактирует программи- импульсу запроса фазовой коррекции, поруемый делитель 3 и первый 9 и второй 10 55 ступающемус блока4управления. взависиО-триггеры, причем так как первый 0-триг- мости от знака усредненной фазовой гер 9 тактруется фронтом опорных импуль- ошибки вырабатывает либо импульс разре- сов, то на его выходе вырабатывается шения коррекцйй положительной фазовой ошибки на втором выходе, либо импульс импульсная последовательность сигнала тактовой частоты, синхронная с положиуправления и формирователя импульсов; на отформированной опорной последовательфиг, 7-10 — временные диаграммы работы ности, т.е. производится точная коррекция устройства, фазового сдвига восстановленного тактово- .

Устройство содержит фазовый детектор 20 ro сигнала (фиг, 7г-10г). Однако коррекция

1, накопитель 2 фазовой ошибки, програм- фазового сдвига тактового сигнала исклюмируемый делитель 3, блок 4 управлейия; чительно посредством переключения фронэлемент ИЛИ 5; элементы И 6--8, первый и та тактирования второго D-триггера 10 не второй D-триггеры 9 и 10. счетный триггер обеспечивает изменение фазового состоя11, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12 и 25 нйятактовогосигналэ вдиапазоне фазовых формировэтель 13 импульсов. Причем в со- сдвигов О-+. 2л рад, поэтому в устройстве стэв фазового детектора 1 входят 0-триггер используется грубая коррекция фазового

14, элемент 15 задержки и элементы И 16 и. сдвига тактового"сигнэлэ с помощью про-

17. В состзв накопителя 2 фазовой ошибки граммируемого делителя 3, коэффициент входят счетчики 18 и 19, элемейт НЕ 20, 30 деления Nn которого при наличии на перформирователь 21 коротких импульсов и вом входе импульса разрешения счета с элементы И 22 и 23. В состав программиру- суммированием увеличивается на единицу емого делителя 3 входят элементы ИЛИ 24 (И+1), причем только в одном цикле счета, и 25, элементы И 26 и 27, элемент НЕ 28, затем устанавливается средний коэффицитриггер 29, элемент 30 задержки и счетчик 35 ент деления М, а при йаличии на втором

31. В состав блока управлейия входят счет- входе ймиульса разрешения счета с вычитачики 32 и 33 и переключатель 34. В состав нием коэффициент деления в одном цикле формирователя входят одновибратор 35. счета уменьшается на единицу(й-1) с посмеконденсатор 36 и управляемый резистор 37. дующйм возвратом к N.

Устройство работает следующим обра- 40 Процесс авторегулирования фазового зом. сдвига восстановления тактового сигнала

На входустройства от внейнего генера - протекает следующим образом. тора поступает последова ельйость onop- . Фазовый детектор 1 по приходу каждоных импульсов с частотой повторения fan. в го импульса цифрового потока (фиг. 7е-10е)

N раз превышающей номинальное знгаче- 45 вырабатываетлибоимпульсположительной ние тактовой частоты f>, фазовой ошибки на втором выходе (если восfpn=Nf>, " становленнйй тактовый сигнал опережает где N — средний коэффициентделейия йро- по фазе сигйал цифрового потока, т,е. граммируемого делителя 3. Ьр > О), либо импульс отрицательной фаФормирователь 13 импульсов формиру- 50 зовой ошибки на первом выходе (если вос" "ет оптимальную скважность опорных им- становленный тактовый сигйал отстает от пульсов, равную двум (фиг, 7а-10а), сигнала цифрового потока, т.е, hp(0), 75 7114 разрешения коррекции отрй ательной фэзовой ошибки нэ первом выходе, В случае нулевого значения усредненной фэзовой ошибки на выходах накопителя 2 фазовой ошибки импульсы отсутствуют й, следова- 5 тельно, коррекция фазы тактового Сйгнэлэ не производится, В случае, если Лф < 0 накопитель 2 фэзовой ошибки вырабатывает на первом выходе импульс разрешения коррекции от- 10 рицательной фэзовой ошибки (фиг. 7ж и 8ж), который при нулевом состоянии счЕтного триггера 11, т,е. при наличии логической единицы на его инверсном выходе (фиг. 7к), вызывает появление на выходе первого зле- 15 мента И 6 импульсэ разрешения счета с вычитанием (фиг. 7л), поступающего нэ riep- . . вый вход программируемого делителя 3; что вызывает уменьшение его коэффициента деления N в первом цикле счета на единицу, 20

; т.е, производится грубая коррекция фазового сдвига тактового сигнала (фиг, 7б), При единичном состоянии счетного триггера 11, т.е. при наличии уровня логического нуля на его инверсном выходе (фиг. 25

8к), на выходе первого элемента И 6 импульс разрешения счетэ с вычитанием не появляется (фиг. 8л) и, следовательно, коэффициент деления N программируемого делителя 3 не изменяется (фиг. 8б). 30

Импульс разрешения коррекции отрицательной фазовой ошибки через элемент

ИЛИ 5 поступает на второй вход третьего элемента И 8, на выходе которого по приходу на первый вход уровня логической едини- 35 цы инвертированного тактового сигнала (фиг. 7д и 8д) вырабатывается импульс (фиг.

7и, 8и), переключающий в новое устойчивое состояние счетный триггер 11, инверсный выход которого, изменяя свой логический 40 уровень (фиг. 7к и 8к), меняет режим рэботы элемента ИСКЛЮЧА!ОЩЕЕ ИЛИ 12, на выходе которого сформированная опорная последовательность импульсов либо инвертируется, если до этого онэ повторя- 45 лась (фиг, 8в), либо повторяется, если до этого она инвертировалась (фиг. 7в), Обработанная таким образом последовательность опорнйх импульсов тактирует по

С-входу второй 0-триггер 10, обеспечйвэя 50 точную коррекцию фэзового сдвига восстэновленного тактового сигнала до минимальной величины фазовой ошибки h p = 0 (фиг. 7r и 8г), Импульс, вырабатываемый нэ выходе 55 третьего элемента И 8 (фиг, 7и, 8и), используется также для сброса счетчиков блока 4 управления, в результате чего последовательно блокируются импульс запроса фаэо- вой коррекции, импульс разрешения коррекции отрицательной фазовой ошибки нэ первом выходе накопителя 2 фазовой ошибки (фиr, 7ж и 8ж) и импульс нэ выходе третьего элемента И 8.

В случае, если Ар> О. йакойитель 2 фэзовой ошибки вырабатывает нэ втором выходе импульс разрешения коррекции положительной фазовой оШибки (фиг, 9з и

10=), который при единичном состоянии счетного триггера 11, т;е. при наличии логическог0 нуля нэ его инверсном выходе (фиг.

9к), вызывает появлейие"на выходе второго элемента И 7 импульса разрешения счета с суммированием (фиг. 9н), г1оступаюц1ео нэ второй вход, что вызывает увеличение его коэффициента деления Й в первом цикле счета нэ единицу, т.е, йроизЬодится грубая коррекция фазового сдвига тактового сигнэла (фиг, 9б).

При нулевом состоянии счетного триггера 11, т.е. при наличии уровняя логической единицы на его инверсйом вйх6де (фиг.

10к), нэ выходе второго элемента И 7 импульс разрешения счета с суммированием не появляется (фи . 10н), э следовэтельно, коэффициент деления N программируемого делителя 3 не изменяется (фиг. 10б).

Импульс разрешения коррекции положительной фазовой ошибки через элемент

ИЛИ 5 поступает на второй вход тре..ьего элемента И 8, на выходе которого по прйхо- ду нэ первый вход уровня логической единицы инвертированного тактового сигнэяэ (фиг. 9д и 10д) вырабатывается импульс (фиг.

9и, 10и), переключающий в новое устойчивое состояние счетный триггер 11, на инверсном выходе которого логический уровень йзменяется нэ противоположный (фиг. 9к и

10к), в результате чего меняется режим работы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12, на выходе которого отформированнэя последовательность опорных импульсов либо инвертируется, если до этого онэ повторялась (фиг. 9в), либо повторяется, если до этого она инвертировалэсь (фиг. 10в). Этэ последовательность тактирует второй 0триггер 10, обеспечивая точную коррекцию фазового сдвига восстановленного тактового сигнала до минимальной величины фэзовой ошибки h,p = 0(фиг.9ги 10r). Импульс, вырабатываемый на входе третьего элемента И 8 (фиг. 9и, 10и), сбрасывает счетчики блока 4 управления, вследствие этого блокируются импульс запроса фазовой коррекции, импульс разрешения коррекции положительной фазовой ошибки на втором выходе накопителя 2 фазовой ошибки (фиг.

1757114

9ж и 10ж) и импульс на выходе третьего элемента И 8.

Переход счетного триггера 11 в новое устойчивое состояние приводит к изменению логических уровней на вторых входах 5 первого и второго элементов И 6 и 7 соответственно, что обеспечивает отработку грубой коррекции фазового сдвига восстановленного тактового сигнала по каждому второму импульсу разрешения фазовой 10 ошибки (как положительной, так и отрицательной фазовой ошибки).

Из временных диаграмм видно, что устройство обеспечивает регулирование фазового сдвига восстановленного тактового 15 сигнала с дискретностью (в масштабе времени), равной длительности половины периода повторения опорной последовательности импульсов, а поскольку известные устройства имеют дискрет ре- 20 гулирования, равный как минимум длительности целого периода повторения опорных импульсов, то на основании этого можно утверждать, что предлагаемое устройство имеет в два раза большую точность 25 восстановления тактового сигнала, чем известные устройства.

Формула изобретения

Устройство восстайовления тактового сигнала из цифрового потока. содержащее 30 фазовый детектор. выходы которого соединены с соответствующими входами накопителя фазовой ошибки, управляющий вход которого соединен с выходом блока управления, а также программируемый делитель, 35 о т л и ч а ю щ е е с я тем, что, с целью повышения точности восстановления тактового сигнала путем обеспечения синхронизации как от фронта, так и от спада импульсов опорной последовательности, введены первый элемент И, первый D-триггер, элемент ИЛИ, последовательно соединенные счетный триггер и второй элемент И и последоватвльно соединенные элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ, второй D-триггер и третий элемент И, к другому входу которого подключен выход элемента ИЛИ, а также формирователь импульсов, при этом выход формирователя импульсов соединен с тактовым входом программируемого делителя, к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и к тактовому входу первого 0триггера, к 0-входу которого подключен выход программируемого делителя, а выход первого 0-триггера соединен с 0-входом второго D-триггера, прямой выход которого соединен с соответствующим входом фазового детектора и первым входом блока управления, второй вход которого соединен с выходом третьего элемента И и входом счетного триггера, инверсный выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым. входом первого элемента И, второй вход которого соединен с первым выходом накопителя фазовой ошибки и первым входом элемента

ИЛИ, второй вход которого соединен с вторым выходом накопителя фазовой ошибки и другим выходом второго элемента И, выход которого и выход первого элемента И соединены с соответствующими входами программируемого делителя.

17S7114

1757114

1757114 "" Фиг.8 иг.9

1757114 б Фйг.IO

Составитель,В;Евдокимова

Редактор O.Þðêîâåöêàÿ Техред M,Mîðãåíòàë Корректор 0.10рковецкая

Заказ 3100 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб.. 4/5

Производственно-издательский комбинат "Патент", г; Ужгород, ул,Гагарина, 101