Квазикогерентный демодулятор фазоманипулированных сигналов

Квазикогерентный демодулятор фазоманипулированных сигналов

Иллюстрации

Показать все

Реферат

 

Квазикогерентный демодулятор содержит смесители 1.2, перемножители 3-5. фильтры нижних частот 6, 7, голосовые фильтры 8-10, гетеродин 11. фазовращатель 12, компаратор 13, делители частоты 14, 15, сумматоры 16-18. регулируемые усилители 19, 20, амплитудные детекторы 21,22. блок вычитания 23. инвертор 24, интегратор 25. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1758898 Al (si)s Н 04! 27/22

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4891109/09 (22) 13.12.90 (46) 30.08.92. Бюл, ¹ 32 (72) В.Ю.Лоскутов и Ю.В.Дзюба (56) Лоскутов ВЛО, и др. Демодуляция фазоманипулированных сигналов на сверхнизкой промежуточной частоте. — "Радиотехника", 1987, № 8, с.13 — 15. (54) КВАЗИКОГЕРЕНТНЫЙ ДЕМОДУЛЯТОР ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ (57) Квазикогерентный демодулятор содержит смесители 1, 2, перемножители 3 — 5, фильтры нижних частот б, 7, голосовые фильтры

8 — 10, гетеродин 11, фазовращатель 12, компаратор 13, делители частоты 14, 15, сумматоры 16 — 18, регулируемые усилители 19, 20, амплитудные детекторы 21, 22, блок вычитания 23. инвертор 24, интегратор 25. 1 ил.

1758898

20

Изобретение относится к радиотехнике и связи и может использоваться для демодуляции двоичных фазоманипулированных сигналов (ФМС).

Известны квазикогерентные демодуляторы, формирование опорного сигнала в которых производится с помощыюавтогене.ратора, управляемого петлей фазовой автоподстройки частоты, Они обладают высокой помехоустойчивостью (потенциально возможной для данного вида модуляции). Существенным недостатком таких демодуляторов является относительная сложность петли

ФАПЧ, возможность захвата петлей частоты помехи, а также потери помехоустойчивости.. пропорциональные cns p, где р— фазовая ошибка в петле.

Известны квазикогерентные демодуля. торы ФМС с выделением опорного сигнала путем удвоения частоты с последующим ее делением на два. Их преимуществом является простота реализации и устойчивость работы.

Недостатками являются сложность получения узкой полосы пропускания опорного тракта на высоких частотах и связанные с . этим потери помехоустойчивости. Кроме того, при необходимости перестройки демодулятора в диапазоне частот возникает проблема сопряженной перестройки фильтров опорного тракта.

Известен также квазикогерентный квадратурный демодулятор дискретных сигналов с разомкнутым устройством фазовой синхронизации. Его преимуществом является устойчивость работы из-за отсутствия цепей ФАПЧ, однако работа на "нулевой" промежуточной частоте позволяет обеспечить выделение опорного сигнала только с помощью микропроцессорных средств, так как требует реализации сложных вычислительных процедур, Вследствие ограниченного быстродействия такие демодуляторы пока не обеспечивают работу в реальном . масштабе времени.

Наиболее близким к изобретению является демодулятор ФМС, содержащий гетеродин, два канала обработки сигнала, сумматор, интегратор и опорный тракт, причем каждый из каналов обработки сигнала состоит из последовательно включенных смесителя, фильтра нижних частот (ФНЧ) и перемножителя, при этом входы каналов обработки обьединены и являются входом демодулятора, выходы каналов обработки подключены к сумматору, выход которого соединен со входом интегратора, колебания гетеродина пода|отся на смесители со сдвигом фаз на 90, а опорный тракт состоит из третьего перемножителя, компаратора, трех полосовых фильтров (ПФ) и двух делителей частоты, причем входы третьего перемножителя подключены к выходам ФНЧ каналов обработки сигнала, а выход через первый ПФ подключен l<0 входу компаратора, прямой выход которого через первый делитель частоты и второй ПФ, а инверсный выход — через второй делитель частоты и третий ПФ вЂ” подключены.ко вторым входам перемножителей каналов обработки сигнала, при этом выход первого делителя частоты подключен к управляющему входу второго делителя частоты.

Преимуществом этого демодулятора является простота выделения опорного колебания, так как благодаря квадратурному построению демодулятора разность частоты сигнала fc и гетеродина fr может быть выбрана сколь угодно малой, в том числе меньшей ширины спектра сигнала, Необходимо лишь соблюдение условия (fc — f<) > A fII, где Af> — нестабильность частоты канала связи. Работа всех элементов опорного тракта на "сверхнизкой" частоте позволяет производить деление частоты с по лощью обычных цифровых делителей (триггеров). На низкой частоте также легко реализуется сколь угодно узкая полоса пропускания опорного тракта, что обеспечивает высокое отношение сигнал/шум в опорном тракте, Достоинством такого демодулятора является также то, что он может использоваться для прямого преобразования радиосигналов на видеочастоту в широкой полосе частот, так как единственным перестраиваемым элементом является гетеродин.

Однако недостатком устройства является ограниченный динамический диапазон, так как его выходные элементы, в частности перемножители, критичны к уровню подаваемого сигнала, Введение раздельной автоматической регулировки уровня сигналов в каждом канале привело бы к снижению помехоустойчивости демодулятора; так как при большой глубине регулировки из-за неизбежного различия регулировочных характеристик (зависимости коэффициента усиления от управляющего напряжения) сигналы на входах перемножителей будут иметь различный уровень. Это приведет к снижению помехоустойчивости демодулятора.

Целью изобретения является расширение динамического диапазона I повышение помехоустойчивости квадратурного квазикогерентного демодулятора ФМС, Поставленная цель достигается тем, что в известный демодулятор, содержащий гетеродлн, два канала обработки сигнала, 1758898

U(t) = a(t) cos ub t где a(t) = +1, на входах перемножи1елей 5 и 6 образуются 30 квадратурные сигналы

U,{t) = a(t) cos в т;

U>(t) = a(t) sin и,ч t. (1) (1а) 35 где ы ч = и — м, — разность частот гетеродь.на и сигнала.

Перемножением квадратурных сигналов в перемножителе 7 образуется сигнал удвоенной разностной частоты 2 кпч, выделяе- 40 мый полосовым фильтром 11, из которого компаратар 22 формирует две взаимно противоположные последовательности типа

"меандр", Путем их деления фильтрации первой гармоники с помощью делителей 14, 15 и фильтров 12; 13 на вторых входах перемножителей 5, 6 образуются опорные сигналы

Ui(t) = cos аъ, ; (2)

Uz(t) = sin о„ t. (2а) 50

После перемножения сигналов (1) и {2) в перемножителях 5, 6 и суммирования в сумматоре 8 образуется видеосигнал

0вых(с) = Uc(t) U1(t) . Оь(tg U2(t) ==a{t)cos oa

На чертеже приведена структурная схема демодулятора. 10

Устройство (фиг,1) содержит первый и. второй.смесители 1 и 2, первый-третий пе-. ремножители 5 — 7, первый и второй фильтры нижних частот 3, 4, первый-третий полосовые фильтры 11 — 13, гетеродин 20, фазовра- 15 щатель 21, компаратор 22, первый и второй делители частоты 14, 15, первый-третий сумматоры 8 — i0, первый и второй регулируемые усилители 16. 17, первый и второй амплитудные детекторы 18; 19, вычитаю- 20 щее устройство 23, инвертор 24 и интегратор 25.

Устройство работает следующим образом. При поступлении на вход двоичного фазоманипулированного радиосигнала 25

Выход первого делителя частоты соединен с управляющим входом второго делителя для исключения неоднозначности фазы на190, Если бы делители работали независимо друг от друга, то вследствие неопределенности фазы при делении частоты их выходные сигналы имели бы вид i- cos аЪч t и + э п и i t. Введение укаэанной связи устраняет зту неоднозначность: по входу приходящего импульса второй делитель устанавливается в то состояние, в котором в данный момент времени находится первый делитель. Если, например. на выходе первого делителя в результате действия помех произойдет скачок фазы, то зто повлечет принудительный скачок фазы на выходе второго делителя. Таким образом, сигнал на выходе первого делителя всегда опережает на 90 сигнал второго делителя, чем устрао няется неопределенность фазы íà 90о А присущая двоичным фазоманипулированным сигналам неопределенность в 180 устраняется, как обычно, введением относительности в передаваемый сигнал, При увеличении уровней обрабатываемых сигналов возрастают напряжения на выходах амплитудных детекторов 18 и 19, которые через первые входы сумматоров 9 и 10 воздействуют на управляющие входы усилителей 16 и 17 уменьшая их усиление, Как видно из фиг.1, при равенстве выходных напряжений усилителей равны напряжения

Ui и U2 на выходах детекторов iB и 19. При этом разностное напряжение на выходе вычитающего устройства Л U = U! — Uz = О и регулировка усиления каждого из усилителей осуществляется раздельно, так как перекрестная связь между каналами отсутствует.

Однако при большой глубине регулировки неравенство выходных сигналов является неизбежным ввиду разброса регулировочных характеристик усилителей (зависимость коэффициентов усиления от управляющего напряжения). В этом случае на выходе вычитающего устройства 23 появляется разностное напряжение Л U = U1— — 02, пропорциональное разности уровней выходных сигналов U<(t) и U {t). Так, при

Uc > 0з на выходе вычитающего устройства 23 напряжение Л U =- Ui — Uz > О, а на выходе инвертора 24 —. напряжение — h.0 <

< О. Положительное напряжение Л U, воздействуя через второй вход сумматора 9, уменьшает усиление усилителя 16 (фиг.2б).

Отрицательное напряжение минус Л U c выхода инвертора 24, воздействуя через

BTGpoA вход сумматора 10, уменьшает общую величину напряжения на выходе этого

"1758898

Составитель Ю. Дзюба

Редактор Н. Швыдкая Техред M.Ìoðãåíòàï Корректор M. Демчик

3 аз 3013 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

7 сумматора, что приводит к возрастанию усиления усилителя 17. В результате обеспечивается выравнивание уровней сигналов на выходах обоих усилителей. При О, < U> наоборот, влияние перекрестных связей обеспечивает увеличение усиления первого и снижение усиления второго усилителя.

Таким образом; введенные элементы обеспечивают автоматическую регулировку усиления в двух каналах с сохранением равенства уровней выходных сигналов.

Предлагаемое устройство может быть реализовано на современной элементной базе. Все фильтры могут быть выполнены на основе активных RC-звеньев второго порядка с многопетлевой обратной связью на операционных чсилителях К140УД6. Перемножители — на ИМИ 525 пс2А, сумматоры и интегратор — на основе ОУ К140УД6, компаратор — на 521СА1. Гетеродин, регулируемые усилители и амплитудные детекторы целесообразно реализовать на >: полупроводниковых притворах, а фазовращатель — на основе. LC-звеньев 4, делители частоты — на элементах цифровой техники, например, серий 133, 155.

Формула изобретения

Квазикогерентный демодулятор фазоманипулированных сигналов, содержащий первый смеситель, выход которого соединен с входом первого фильтра нижних частот, первый перемножитель, выход . которого соединен с первым входом первого сумматора, выход которого соединен с входом интегратора выход которого является выходом квазикогерентного демодулятора, выход второго смесителя соединен с входом второго фильтра нижних частот, выход второго перемножителя соединен с вторым входом первого сумматора, первые входы смесителей соединены и являются входом квазикогерентного демодулятора, выход гетеродина соединен с вторым входом первого смесителя и через фазовращатель на 90 с вторым входом второго смесителя, выход третьего перемножителя через первый полосовой фильтр соединен с вхо5 дом компаратора, прямой выход которого через последовательно соединенные первый делитель частоты и второй полосовой фильтр соединен с первым входом первого перемножигеля, инверсный выход компара10 тора через последовательно соединенные второй делитель частоты и третий полосовой фильтр соединен с первым входом второго перемножителя, выход первого делителя частоты соединен с вторым вхо15 дом второго делителя частоты, о т л и ч а юшийся тем, что, с целью повышения помехоустойчивости и расширения динамического диапазона, введены блок вычита. ния, последовательно соединенные первый

20 регулируемый усилитель, первый амплитудный детектор и второй сумматор, последовательно соединенные второй регулируемый усилитель, второй амплитуд-. ный детектор и третий сумматор, а также

25 инвертор, причем выход первого фильтра нижних частот через первый регулируемый усилитель соединен с вторым входом первого и первым входом третьего перемножителей, выход второго фильтра нижних частот

30 через второй регулируемый усилитель соединен с вторыми входами второго и третьего перемножителей, выход перв.ого амплитудного детектора соединен с первым входом блока вычитания, выход которого со35 единен с вторым входом второго сумматора и через инвертор — с вторым входом третьего сумматора, выход второго амплитудного детектора соединен с вторым входом блока вычитания, выход второго сумматора соеди40 нен с вторым входом первого регулируемого усилителя, выход третьего сумматора соединен с вторым входом второго регулируемого усилителя,