Устройство для спектрального анализа

Устройство для спектрального анализа

Иллюстрации

Показать все

Реферат

 

Использование: в области радиотехнических измерений, для спектрального анализа сигналов. Сущность изобретения: устройство включает АЦП 1, блоки 2, 3, 12 памяти, коммутаторы 4, 10. ЦАП 5, анализатор 6. блок 7 регистрации, синхронизатор 8, мультиплексоры 9, измеритель 11, преобразователь 13, фильтры 14, 17, блоки 15, 18 управпения, блоки 16, 19 логики. Особенностью изобретения является введение блоков 12-19 предварительного анализа, что дает возможность предварительного анализа спектра входного сигнала для обнаружения границ спектра этого сигнала и передачи информации о границах спектра в блок анализа спектра, где производится уточненный анализ спектра Дополнительный блок памяти позволяет организовать такой режим работы устройства, при котором блок анализа спектра и блок предварительного анализа работают без прерываний. 5 ил. со с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (и)s G 01 R 23/,6

" 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4805167/21 (22) 23,03.90 (46) 07.09.92. Бюл. N 33 (71) Харьковский институт радиоэлектроники им. акад. M.Ê. Янгеля (72) А.А. Максимов, А.Д, Меняйло, В.А. Сюткин и П.И. Чередников (56) Авторское свидетельство СССР

М 386602, кл. G 01 R 23/18, 1981.

Авторское свидетельство СССР

N 1293665, кл. G 01 R 23/16, 1987. (54) УСТРОЙСТВО ДЛЯ СПЕКТРАЛЬНОГО

АНАЛИЗА (57) Использование: в области радиотехнических измерений, для спектрального анализа сигналов, Сущность изобретения: устройство включает АЦП 1, блоки 2, 3, 12

Изобретение относится к радиотехни-ческим измерениям и может быть использовано для спектрального анализа сигналов.

Известен анализатор гармоник (1), содержащий блок памяти, преобразователь временного масштаба, смеситель, ге=еродин и узкополосный фильтр. Недостатками этого устройства являются необходимость изменения длительности реализации входного сигнала, увеличение аппаратной сложности устройства за счет введения блока памяти, хранящего значения изменений длительности реализаций для данной сетки частоты, Эти недостатки обусловлены тем, что для полной склейки фаз на стыках реализаций для какой-то определенной частоты и всех ее высших гармоник необходимо, чтобы для данной частоты в 03У укладывалось целое чмсло периодов. Определение значеHJ „1760473 А1 памяти, коммутаторы 4, 10, ЦАП 5, анализатор 6. блок 7 регистрации, синхронизатор 8, мультиплексоры 9, измеритель 11, преобразователь l3, фильтры 14, 17, блоки 15, 18 управления, блоки 16, 19 логики. Особенностью изобретения является введение блоков 12 — 19 предварительного анализа, что дает возможность предварительного анализа спектра входного сигнала для обнару>кения границ спектра этого сигнала и передачи информации о границах спектра в блок анализа спектра, где производится уточненный анализ спектра. Дополнительный блок памяти позволяет организовать такой режим работы устройства, при котором блок анализа спектра и блок предварительного анализа работают без прерываний. 5 ил. ния изменения длительности реализации требует увеличения аппаратной сложности.

В предалагаемом устройстве условие склеки фаз выполняется без увеличения аппаратной сложности.

Наиболее близким к предлагаемому устройству является устройство для спектрального анализа (21, содержащее аналого-цифровые преобразователи (АЦП), буферные блоки памяти, блок основной памяти, логический коммутатор и цифроаналоговый преобразователь (ЦАП). последовательно включенные дисперсионный анализатор спектра, регистрирующий блок, синхронизатор, мультиплексоры, аналоговый коммутатор и измеритель задержки. В этом устройстве ширина полосы обзора не регулируется и зависит от f p, Чем больше измеренное значение f

Цель1О изобретения явпяетсл расшире- 5 вторым выходом логического коммутатора, ние полосы анализируемых частот и павы- 3 выходы — через блоки логики цифровых шение точнос.ти анализа благодаря фильтров соответстненно нижней и верхней автоматическому согласован1но полос про- границ спектра с первым и вторым входами пускания сигнала и-анализатора. анализатора спектра, блоки управления

Цель достигается том, что н устройство, 10 цифрового фильтра соответственно нижней содержащее N АЦП, информационные вхо- и верхней границ спектра, управляющие ды которых обьединены и являются входом входы которых соединены с управлл1ощими

<стройстнз, а выходы соединены сооТВ8ТсТ- выходами блоков логики цифровых фильтвенно с N нходзми первого мультиплексора ров соответственно нижней и верхне ри М входами N буферных блоков памлти, 15 ницспектра,перныйивторойуправляющие выходы которых соединены с N входами выходы которых соединены соответственно

eTopot о мультиплексора, синхронизатор, с первым и вторым управляющими входами

- ретий мультиплекcoр N входов которого цифровых фильтров сooTветстненно нижней соединены соответственно с Г! выходами и верхней границ спектра, первый и нторои у11рзн!18нил запись10 синхронизатора и с 20 тактовые выходы с tttxpoftt133Topa co8дине синхровходами ззписи соответственно N ны с тактовыми входами блоков управления

АЦП и N буферных блоков памлти, при этом цифровыми фильтрами соответственно управляющий выход считывания синхрони- нижней и верхней границ спектра, блок преззтора соединен с упрзвлл1ощими входами образовзнил кода, вход которого соединен считынзнил N буферных блоков памяти, 25 с выходом измерителя задержки, первый и считывания аналоговый коммутатор, вход которого сое- второй ныходы соединены с информзциондинен с входом cttttxpo»ttaaTopa и входам ными входами блоконуправления цифровыстpottcTfta а выход — паспедовз1епьно с ми фильтрами соответственно нижней и

1 анализатором спектра, измери1елем ззцер- верхней границ спектра, жки, выход которого соединен с управлгпо- 30 Введение в устройство для спектральщими входами первого, второго и третьего ного анализа указанных блоков обусловлемультиплексоров, регистрирующий блок, но возможность предварительного анализа информационный вход которого соединен с спектра реализации входного сигнала с выходом анализаторзспектрз, 3 вход синх- целью обнаружения примерных границ ронизации — с выходом синхронизации син- 35 спектра этого сигнала и передачи инфармахронизатора, octtoBtlovl блок памяти, вход ции а границах спектра в блок анализа которого соединен с выходом flopaoro муль- спектра, где производится уточненный анатиплексора, а выход с первым входам логи- пиз спектра. CoDDKóïíocòü введенных сущеческого коммутатора, второй вход которого ственных признаков в указанной связи с соединен с выходом с второго мультиплек- 40 остальными элементами схемы проявляют сора, а первый выход соединен поспедова- новые свойства, что приводит к рзсширетельно с ЦАП и вторым входом аналогового нию г1олосы анализируемых частот и точнокаммутаторз, прич . ричем выход тр."тьего мупь сти спектрального анализа. Следовательно, типлексара соединен с первым управляю- данное техническое решение соответствует щим входном записи блока основной памяти, 45 критерию "существенные отличия". гцим в с- входы синхронизации анапизз1ара спектрз и измерителл задержки соеди1,ены с выхо- мз устройстнз спектрального анализа; на дом синхронизации синхронизатора, вто- фиг. 2 — временная диаграммэ работы блофиг. 3 — АЧХ перестраиваерой упранпл1ощий выход которого соединен кон памяти;. на ф . — р р с управляющим входом аналогового комму- 50 мых цифровых фильтров верхней и нижней татара, введены дополнительный блок па- границ; нз фиг. 4 — процедура поиска примлти, информационный вход и ближенных границ спектра входного сигнауправляющий вход записи кото1 г с кот-рого сое ти- па на фиг. 5 — блок-схема алгоритма поиска

1 нены соответственно с информационным границы сг1ектра. входом и управляющим вход им входом записи бло- 55 Устройство для спектрального анализа

«а оснонной памлти; управляющий вход ко- (фиг. 1) содержит АЦП 1-1, 1-2,..., 1-N. инфорторого соединен с третьим и

) и 1 управляющим мзционныенходыкаторыхобьединеныиявВЫХОДОМ CP!HXPOttt13QTOP3. Il ра. 11ри этом управ- ля1атсл входом устройства, буферные блоки ляющий вход дополнительного ло

oro блока памя- 2-1, 2-2...,., 2-N памяти, информационные ти соединен с 48TâåðThlм у р ерт м управ1лющим входы которых подкл1очены к выходамсоот1760473

55 ветствующих АЦП, блок 3 основной памяти, логический коммутатор 4, ЦАП 5, последовательно включенные дисперсионный анализатор 6 спектра и регистрирующий блок 7, синхронизатор 8, мультиплексоры 9-1, 9-2, 9-3, аналоговый коммутатор 10, измеритель

11 задержки, блок 12 памяти, блок 13 преобразователя кодов, блок 14 цифрового фильтра нижней границы спектра (ЦФН), блок 15 управления ЦФН, блок 16 логики

ЦФН, блок 17 цифрового фильтра верхней границы (ЦФН), блок 18 управления, блоки

19 логики ЦФН.

Устройство работает следующим образом.

В исходном состоянии аналоговый коммутатор 10 подключает вход дисперсионного анализатора 6 к входу устройства. По переднему фронту входного сигнала синхронизатор 8 вырабатывает импульс на своем первом выходе, который синхронизирует работу дисперсионного анализатора 6. Одновременно все АЦП (1-1, 1-2, ..., 1-N) кодируют информацию о входном сигнале.

Полоса обзора устройства условно разбита на Nполос,,причем каждый из ФЦП тактируется с частотой, которая обеспечивает преобразование информации о соответствующей полосе частот и запись ее в свой буферный блок пал1яти. По истечении времени, определяемого быстродействием дисперсион ного анализатора 6, Il3 его выходе появляется импульсный сигнал, временная задержка которого прямо пропорциональна средней частоте выборки входного сигнала fop. На входной шине измерителя 11 задержки появляется цифровой код, который управляет мультиплексорами 9-1, 9-2, 9-3 таким образом, что на их выходы проходит информация, относящаяся к той полосе частот, в которой сосредоточен спектр сигнала.

Пусть, например, это будет полоса, информация о которой записана в буферном блоке

2-2. Тогда через мультиплексор 9-1 в блоке

3 памяти записывается вся последующая информация о входном сигнале, причем тактирование записи в блок 3 обеспечивается теми же импульсами (поступающими через мультиплексор 9-3), которые тактировали блок 2-2. Информация о сигнале оказывается записанной в блок 2-2 (начальная часть сигнала) и блок 3 (окончание сигнала). Однако эа счет того, что определение средней частоты спектра блоками 6, 11 происходит не для всей анализируемой выборки входного сигнала, а лишь для малой ее части, возможны значительные погрешности в onределении fop. Если эта погрешность будет большой, то полосы пропускания входного сигнала и анализатора могут быть значительно рассогласованы. К тому же независиМо от погрешности полоса пропускания анализатора уменьшается в сторону высших частот. Для устранения этого недостатка в устройство вводятся дополнительно блоки 12-19. После заполнения блока 3 памяти происходит запись информации через мультиплексор 9-1 в блок

12 памяти, причем тактирование осуществляется теми же импульсал1и (с мультиплексора 9-3), которые тактировали запись в блоки 2-2 в 3. Введение дополнительного блока памяти позволяет задержать входной сигнал. Задержка необходима для предварительного анализа реализации входного сигнала с целью обнаружения примерных границ спектра, Предварительный анализ осуществляентся блоками 13 — 19, которые образуют блок предварительного анализа.

В конечном итоге вся инфорл1ация о входном сигнале оказывается записанной в блоках 2-2, 3 и 12 памяти.

На фиг. 2 изображена диаграмма работы блоков памяти, где ЗАП 1, СЧТ 1 — режимы записи и считывания блока 2-2, ЗАП 2, СЧТ 2 — режимы записи и считывания блока

3: ЗАП 3, СЧТ 3 — режимы записи и считывания блока 12.

Иэ временной диаграммы видно, что полное считывание из каждого блока памяти происходит два раз,; во время считывания 1 логический коммутатор 4 пропускает считываемую информацию в блоки 14 и 17 для предварительного анализа: во время 2 коммутатор 4 пропускает информация через

ЦАП 5 анализатор 6, где происходит спектральный анализ выборки, т.е. каждая выборка входного сигнала подвергается предварительному, э затем полному спект-" ральному анализу.

Предварительный анализ входного сигнала происходит следующим образом. Информация о входном сигнале в виде дискретных кодов считывается из блока пал1яти (порядок подключения блоков памяти управляется синхронизатором 8) и через коммутатор 4 поступает в блоки 14 и 17.

Блоки 14 и 17 являются перестраиваемыми цифровыми фильтрами, ФЧХ их изображены на фиг. 3. Резонансные частоты fpeg(m) фильтров постоянны в течение времени m-ro считывания сжатой реализации входного сигнала. fpe3(m-частота управляющего сигнала, подаваелюго на блок цифрового фильтра (блоки 14, 17) с блоков управления (блоки 15, 18). После очередного считывания значения резн4 и резвп, дискретно меняются на величину соответственно + Ь fpee и Фред. ИЗменением значений 1 >езн, fpe n< в блоках

1760473 соответственно 14, 17 управляют сигналы с блоков соответственно 15, 18, Изменением значений Afpee в блоках 15, 18 управляют сигналы с блокоо 16, 19 соответственно, Ширина АЧХ фильтров блоков 14, 17 — 5

hf<>(GM. фиг. 3). определяется значениями, и — числа отсчетов входного сигнала в течение времени Те, 1д — частота убавляющего сигнала, подаваемого на блок цифрового фильтра с блока управления, 10

Таким образом, за одно считывание реализации о блоки 16, 19 логики поступает информация о виде многоразрядного слова из блоков 14, 17 об амплитуде гармониче ских состаоля)ощих. входного сигнала на ча- 15

СтотаХ fpe )-)a(m) И fpeeO<(m), а таКжЕ СИГНаЛЫ, соответствующие значениям частот резнл()П) V fpee)3<(m)

Процедура поиска (см. фиг. 4) происходит следующим образом, 20

Вначале Лfpe3 принимает максимальное значение hfpe3(0), Пока значение частоты fpe,(m) не попало в промежуток между

FH и РБ, значение амплитуды сип)ала с фильтра (A(m)) равно нулю или мало, После 25 того, как сигнал с выхода блоков 14, 17 превышает некоторый порог чувствительности соответственно блоков 16, 19 логики, блоки

16, 19 формируют управляющие сигналы,, которые поступают с первых выходов бло- 30 ков 16, 19 на входы соответственно блоков

15, 18. Эти сигналы инициируют такое изменение значений fpee и h)pea, которое позволяет совершать уточненный поиск F)3 и

Fg, в полосе частот fpee(K — 1} — fpeg(K). После 35 обнаружения Очередных уточненных значений F)) и F)3 пРоцедуРа поиска Г)) и Г)3 повторяется. Значения F) и Ff3 уточняются в течение времени Те, По истечении этого времени найденные значения Гц и Г)3 поступа- 40 ют с вторых выходов соотве ) стае ) но блоков

16 и 19 о анализатор 6.

На фиг. 5 изображен алгоритм поиска

ДЛЯ Одной Ггр (алгОРит)лы Для F) ) и F)3 ОДина кооы). Блоки 7 м 2 производят установку 45 значений 1р (0) — границ поиска, р — счетчика числа приближений, m — счетчика числа считываний реализации. Блоки 3, 4, 5 организуют цикл первоначального поиска )-гр, где A(m) — сигналы с блоков 1 или 2 (см, фиг. 50

3). Анализатор 6 проверяет пе истекло ли время анализа Та. Блоки 8, 9, 10 организуют из) енение значения Л fpee для уточненного поиска Frp, где р — счетчик числа обнаружений границы спектра; К вЂ” номер считывания 55 реализации, при котором произошло обнаружение границы спектра.

Блок 7 производит вывод значений F)p.

Таким образом происходит определение оптимальной полосы пропускания блока 6 спектрального анализа. Блок 13 преобразователя кодов служит для определения зна )ении 1рез) и (0) и ) резал (О) (см. фиг. 4). 0» представляет собой ПЗУ, адресные входы которого подключены к иэмерител)О 11, а информацион н ые выходы — к блокам 15 и 18.

ЗНаЧЕНИя fpe>))p (О) И fpe>)3< (О) ЗаПИСаНЫ В

ПЗУ и являются расчетными данными для определенного значения средней частоты

fcp. Блоки 15 и 18 являются делителями с перестраиваемыми коэффициентами деления. Тактовый сигнал подается на них с синхронизатора 8, начальные коэффициенты деления задаются блоком 13, а команду на изменение коэффициентов деления зада)от соответственно блоки 16 и 19 логики, Таким образом, каждая реализация входного сигнала подвергается вначале предварительному анализу с цель)о обнаружения приблизительных границ спектра, а затем полному анализу в анализаторе 6, с выхода которого поступает сигнал, огибающая которого определяет амплитудный спектр входного сигнала. Таким образом, в регистрирующем блоке 7 оказывается записанной информация о спектре входного сигнала.

Данное устройство отличается от прототипа большей полосой обзора при той же разрешающей способности и большей точностью определения спектра.

Введение указанных блоков позволяет достигнуть автоматического согласования полос пропускания сигнала и анализатора за счет управления полосой пропускания анализатора. Расширение полосы обзора предлагаемого устройства достигается благодаря предварительно выбранной при проектировании широкой полосы пропускания, а потом происходит сужение полосы, при необходимости, для конкретного сигнала.

Формула изобретения

Устройство для спектрального анализа, содержащее N аналого-цифровых преобразователей, информационные входы которых

Обьединены и являются входом устройства, выходы соединены соответственно с N входами первого мультиплексора и N входами

N буферных блоков памяти, выходы которых соединены с N входами второго мультиплексора, синхронизатор, третий мультиплексор, N входов которого соединены соответственно с N выходами управления записью синхронизатора и с синхрооходами записи соответственно N аналого-цифровых преобразователей и N буферных блоков памяти, управляющий выход считывания синхронизатора соединен с управляющими входами считывания N буферных

1760173 блоков памяти, аналоговый коммутатор, вход которого соединен с входом синхронизатора L1 входом уст ройст ва, а выход соединен последовательно с анализатором спектра, измерителем задержки, выход которого соединен с управляющими входами первого — третьего мультиплексора, регистрирующий блок, информационный вход которого соединен с выходом анализатора спектра, э вход синхронизации — с выходом синхронизации синхронизатора, основной блок памяти, вход которого соединен с выходом первого мультиплексора, а выход — с первым входом логического коммутатора, второй вход которого соединен с выходом второго мультиплексора, а первый выходсоединен последовательно с цифроаналоговым преобразователем и вторым входом аналогового коммутатора. выход 1ретьего мультиплексора соединн с первым уг1рэвляloUjvIM входом записи блока памяти, входы синхронизации анализатора спектра и измерителя задержки соединены с выходом синхронизатора, второй управляющий выход которого соедине1 с управляющим входом аналогового коммутатора, о т л и ч а loщ е е с я тем, что, с целью расширения полосы анализируемых частот и повышения точности измерения в него нведены дополнительный блок памяти, информационный вход и управляющий вход записи которого соединены соответственно с информационным входом и управляющим входом записи

Основного блока памяти, управляющий1 вход которого соединен с третьим управляющим выходом синхронизатора, управля1ощий вход дополнительного блока памяти соеди5 нен с четвертым управляющим выходом синхронизатора, а выход — г. третьим входом логического коммутатора, цифровые фильтры llèællåé и нерхlIåé границ спектра, входы когорых соединены с вторым выходом логиi 0 ческого коммутатора, а выходы через блоки логики цифроных фильтров соответственно нижней и верхней границ спектра — с первым и вторь|м входами анализатора спектра, блоки управления цифрового фильтра

75 соответственно нижней и верхней границ спектра, управляющие входы которых соединены с упранля1ощими вь ходэми блоков логики цифровых фильтров соответственно нижней и верхней границ спектра, перны11 и

20 второй управляющ 1е выходы которых соединены соответственно с первым и вторым управляющими входами цифронь|х фильтров соответственно нижней и верхней IpB ниц спектра, первый и второй выходы

25 синхронизатора соединены с тактовыми входами блоков управления цифровыми филь1рами cooTBQTcTBBIIIIO нижней и верхней гпаниц спектра, блок преобразования кода, вход которого соединен с выходом II330 мерителя задержки. а первый и второй выходы — с информационными входами блоков управления цифровыми фильтрами соответственно нижней и верхней границ спектра.

1760473

Вх. оэч сюг

cvrs

Сссoeey

fð çe(4) юг, 5

F ( й) (0)У

Ьв..б вч

1760473

Составитель А.Максимов

Техред M.Maðãåíòàë Корректор О.Густи

Редактор С- Куц

Производственно-издательский комбинат "Патент", г. Ужгород. ул,Гагарина, 101

Заказ 3184 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5