Преобразователь сигналов с адаптивной дельта-модуляцией со слоговым компандированием в сигналы с нелинейной импульсно- кодовой модуляцией

Преобразователь сигналов с адаптивной дельта-модуляцией со слоговым компандированием в сигналы с нелинейной импульсно- кодовой модуляцией

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и технике электросвязи. Его использование для сопряжения дельта-модулированных (ДМ) и импульсно-кодомодулированных (ИКМ) каналов связи позволяет повысить точность преобразования и расширить дельта-модуляцией Преобразователь содержит селектор пачек символов, реверсивный счетчик, управляемый делитель частоты, формирователь коэффициентовделения ,синхронизатор, кодопреобразователь и выходной регистр. Благодаря введению блоков оперативной памяти, коммутатора адресов и реверсивного счетчика шаг квантования преобразуемого сигнала адаптируется к крутизне сигнала с ИКМ, а закон нарастания и спада шага квантования близки к реальным в ДМ-кодере. Кроме того, обеспечивается преобразование многоканальных сигналов 1 ил. сл

СОЮЗ СОВЕ ТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з Н 03 М 7/34, 7/36

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ф%

° в

° ° Ф (21) 4878502 /24 (22) 29.10,90 (46) 15.09.92, Бюл. ¹ 34 (71) Самарский электротехнический институт связи (72) И,С,Брайнина

{56) Авторское свидетельство СССР

¹ 1216831, кл. Н 03 M 7/36, 1984, Авторское свидетельство СССР № 1347190, кл. Н 03 М 7/34, 1986, (54) ПРЕОБРАЗОВАТЕЛЬ СИГНАЛОВ С

АДАПТИВНОЙ ДЕЛЬТА-МОДУЛЯЦИЕЙ СО

СЛОГОВЫМ КОМПАНДИРОВАНИЕМ В

СИГНАЛЫ С НЕЛИНЕЙНОЙ ИМПУЛЬСНОКОДОВОЙ МОДУЛЯЦИЕЙ (57) Изобретение относится к вычислительной технике и технике электросвязи. Его

Изобретение относится к вычислительной технике и технике электросвязи и предназначено, в частности, для сопряжения цифровых дельта-модулированных (ДМ) и импульсно-кодомодулированных (ИКМ) каналов связи. Последовательный поток 1024 кБит/сек с адаптивной дельта-модуляцией со слоговым компанированием, несущий информацию о 32-х канальной группе, преобразуется в последовательный 32-х канальный поток 2048 кБит/сек нелинейного

8-ми разрядного ИКМ-кода. Преобразование вида "код" — вкод", минуя этапы "код"—

"аналог" и "аналог" и "аналог" — вкод", обеспечивает сопряжение цифровых электронных АТС различных типов.

Известен преобразователь дельта-модулированного сигнала в импульсно-кодомодулированный сигнал, содержащий

„„Б0 ÄÄ 1762411 А1 использование для сопряжения дельта-модулированных (ДМ) и импульсно-кодомодулированных (ИКМ) каналов связи позволяет повысить точность преобразования и расширить дельта-модуляцией. Преобразователь содержит селектор пачек символов, реверсивный счетчик, управляемый делитель частоты, формирователь коэффициентов деления, синхронизатор, кодопреобразователь и выходной регистр.

Благодаря введению блоков оперативной памяти, коммутатора адресов и реверсивного счетчика шаг квантования преобразуемого сигнала адаптируется к крутизне сигнала с ИКМ, а закон нарастания и спада шага квантования близки к реальным в ДМ-кодере. Кроме того, обеспечивается преобразование многоканальных сигналов. 1 ил. делитель частоты, анализатор полярности, элемент вНЕ", два счетчика, элемент сравнения, реверсивный счетчик, регистр сдвига, первый и второй элементы вИ", элемент

"ИЛИ-НЕ", блок триггеров задержки и мультиплексор, Недостатком этого преобразователя является узкий динамический диапазон и малое отношение сигнал/шум из-за отсутствия адаптации шага квантования к уровню сигнала во входном дельта-потоке, и использования линейной ИКМ в выходном потоке.

Наиболее близким техническим решением является преобразователь дельта-модулированного сигнала в импульсно-кодовомодулированный сигнал, содержащий селектор пачек импульсов, управляемый делитель частоты, формирователь коэффициентов деления, реверсивный

176241 1 счетчик, синхронизатор, кодопреобразователь и выходной регистр.

Недостатками этого преобразователя являются невысокая точность преобразования, осуществляемого к тому >ке только над 5 одним сигналом.

Целью изобретения является повышение точности преобразования и расширение области применения эа счет обеспечения преобразования многоканаль- 10 ного сигнала с дельта-модуляцией.

Функциональная схема преобразователя приведена на чертеже.

Преобразователь содержит первый блок 1 оперативной памяти, селектор 2 па- 15 чек символов, первый реверсивный счетчик

3, второй блок 4 ot-;ерат.1вной памяти, управляемый дел1лтель 5 частоты, формирователь

6 коэффициентов деления, синхронизатор

7, коммутатор 8 адресов, второй реверсив- 20 ный счетчик 9, третий блок 10 оперативной памяти, кодопреобраэователь 11, четвертый блок 12 оперативной памяти и выходной регистр 13. На черте>ке обозначены также информационный вход 14, вход 15 25 цикловой синхронизации и тактовый 16 вход, Г1реобраэователь слгналов с адаптивной дельта-модуляцией со слоговым компандированием в сигналы с нелинейной 30 импульсно-кодовой модуляцией работает следующим образом.

На информационный вход 14 первого блока 1 оперативной г:,амяти поступает последовательньп1 по1ок 11 024 к Бит-сек адап- 35 тивной дельта-модуляцией со t.ëогoâütì

Kot 11андирОВа11ием, несу!1. ий информацию о 32-х ка11ально11

Этот сигнал преобразуется непосредственно в 32-х 1;=. 1а1 ьныи поток 2048 к Бит/сек 40 нелинелного . 1КЧ-кода, Характер адаптации шага квантования. время установления и веллчина шага в установившемся режиме должны приближаться к реальным, имеющимся в дельта-кодере. Закон нелинейного 45 кодирования ИКЫ-отсчетов и число разрядов "слова" также должны соответствовать реал ь ному И КМ-кодеру.

Время задержки сигнала в преобразователе выбирается из компромиссных сооб- 50 ражений: с одной стороны, оно должно быть по возможности большим (соизмеримым со временем адаптации шага квангования в дельта-кодере со слоговым компандированием) для достоверного накопления инфор- 55 мации о числе четверок дельта-отсчетов одного знака в данном отрезке сигнала; с другой стороны, дополнительная задержка сигнала в преобразователе кода не должна существенно увеличивать общу о задержку в канале связи. В предложенном преобразователе общая задержка составляет Тз = 2Т

=- 8 мсек. причем в течение времени Т =- 4 мсек происходит накопление flo каждому иэ

32 каналов 128 дельта-отсчетов, следующих с частотой квантования f

1 же отрезок времени осуществляется считывание по каждому каналу ранее накопленных 32 отсчетов нелинейного 8-ми разрядного ИКМ-кода, следующих с частоI той квантования ft,t = 8 кГц в выходном последовательном потоке 2048 кБит/сек выходного регистра 13.

В синхронизаторе 7 путем последовательного деления частоты fr =- 2048 кГц, поданной на тактовый вход 16, вырабатывается сетка частот: 1024; 512;

256; 128; 64; 32; 16; 8; 4; 2; 1; 0,5, 0,25: 0,125 кГц. Нижняя частота сетки частот f = 0,125 кГц определяет цикл обработки запись/считывание отрезка сигнала Т =- 4 мсек, Цикловая си;;хрониэация. обеспечивающая распределение информации по каждому из

32 каналов связи, осуществляется путем подачи на вход 15 цикловой синхронизации последовательности f« =- 8 кГц для сброса в нуль соответствующих счетчиков в составе синхронизатора 7, С его выходов сетки частот поступают на информационные входы коммутатора 8 адресов. Управляемый по сигналу запись-считывание с частотой fH=0,125 кГц, коммутатор 8 адресов обеспечивает подачу на адресные входы первого блока 1 и четвертого блока 12 оперативной памяти нужной последоnàTåïьности смены адресов при записи и считывании входной и выходной информации, Входная информация в составе последовательного дельта-потока 1024 кБит/сек сформирована в виде четверок дельта-отсчетов по каждому иэ 32 каналов. Продол>;,èòåëüí0ñòü каждой четверки г = --- — =- 3,9 мксек, за время цикла

1024 кгц

Т« = — = 125 мксек по всем 32 каналам

f« проходит по одной четверке дельта-отсчетов. Каждая четверка дельта-отсчетов должна быть преобразована в ИКМ-потоке в один отсчет нелинейного 8-ми разрядного 1КМ-кода длительностью т = 3.9 мксек по сдному каналу, что соответствует удвоенной скорости передачи по каждому ИКМ каналу

64 кБис/сек по сравнению с 32 кБит/сек по

ДМ-каналу.

Выходной ре1истр 13 преобразует параллельный 8-ми разрядный код ИКМ-отсчетов в последовательный поток 64 х 32 к Бит/сек.

1762411

В преобразователе предусмотрена одноканэльнэя обработка многоканального сигнала. С 31ой целью запись входной информэции в первый блок 1 оперэтивной пэмяти осуществляется по мере ее 5 поступления по эдресэм соответствующих каналов и отсчетов (четверок) дельта-потокэ. Считывание же отрезка ранее накопленной информации Т = 4 мсек, содержэщего по

32 четверки дельта-отсчетов каждого кэнз- 10 лз, происходит в другой последовэтельности: сначала из второй полонины емкости первого блока 1 оперэтивной пэмяти, отведенной нэ данном отрезке Т = 4 мсек н", считывание, извлекэю1ся подряд 128 дель- I5 тз/отсчетов по первому каналу, эзтем 128 дельта-отсче1со пс о1срому кзнэлу, и т.д.. вплоть до 32-гс канала. 13 считыоэние и -— формации по каждому каналу зэтрэчивэется интервал AT = 125 мксек, нэ осе 32 кэнзлз — 20

Т = 4 мсек. К 3Tcму мо ленту зэкэнчиоэется ээпись новой информации о и. рвую полонину емкости первого блока 1 оперэгив ой памяти, и из нес нэ инзется считывание, э во вторую половину Pllêîñ1è происходит эз- 25 пись текущей информэции пп мере ее поступления.

В режиме считыозния дельта-поток с выхода перво о бгокэ 1 оперэтионой пэмяти поступает нэ вход селекторз 2 почек сим- 30 волов, гыделяющего ь состзое дельт,--нотокз r;э" ки" иэ четырех или более импульсоо подряд одного знзкэ. Пс энзлогии с реальным эдзптионым дельтэ-кодером со слоговым компандированием, эдэптив- 35 ный шэг кяэнтоозния о преобраэовзтеле кодо прямо пропорционзлен плотности потока четверок символов одного знэкэ нэ втором выходе селектсрэ 2 пз ек символов.

Импульс наличия четверки поступает нэ 40 суммирующий вход первого реверсивного счетчика 3, увеличивая его показания, пропорционально крутизне исходного сигнэлэ.

Импульс, свидетельству>сщий об отсутствии четверки дельта-отсчетоо одного знака, пс- 45 являющийся нз первом выходе селекторэ 2 пачек символов, должен уменьшать показания первого реверсивного счетчикз 3, код которого пропорционален шэгу кознтоозния исходного дельта-потокэ. Однако не- 50 посредственная подэчз импульса отсутствия четверки с первого выхода селектора 2 почек символов нэ вычитзюшии вход первого реверсивного счетчика 3 недопустимэ из-ээ неравноценности "весов" нэ- 55 личия и отсутствия четверск дельта-символов одного энэкэ при формировэнии шага коэнтовэния о реальном здзптивном дельта-кодере со слоговым комэндировэнием.

В реэльном дельта-кодере импульс нэличия четверки увеличивает 8-ми разрядный шзг квэнтовэния Н нэ величину Л вЂ” 2, тогдз

К3К импульс отсутствия четверки снижает

Н шэ. квзнтооэния Н нэ величину =Таким обрээом, доже при максимальном

Л шэге смак« = 255, макс» 0,5, пмчн =

1 макс

=4 и плотность потока наличия четверок в п

=: 4 раза ниже плотности потокэ их отсутствия о установившемся режиме, после ээвершения эдэптэции шага квантования. При

Л

Н < Нмакс H I < мака, и =- Г- > 4 и время здэптэции шага квантования при нэрэстэнии сигнала получэеlñÿ значительно меньшим, чем при спаде, э "оес Л наличия четверки отсчетов одного знэ <3 в и рэз больше веса" I ее отсутствия. Для вырзвнивэния этик BpcoB или плотностей потоков импульсоо наличия l1 отсутствия четверок нэ суммирующpì и вычитэющем входах первого 3 реверсивного счетчика в установившемся режиме после эдэптзции шага коэнтсоэния, нэ первом выходе селектора 2 пзчек символов включен управляемый делитель " частоты. Его коэффициент деления зэдэется кодом шэгз квантования Н с выходов первого 3 реверсивного счетчика с помощью формирователя 6 коэффициента

Л 1024 деления по закону n =- 1- =- —, . Выход переполнения управляемого делителя чэстоты 5 подключен к вычитэющему входу первого реверсивного счетчика 3, Б момент окончания обработки 128 дельта-отсчетов данного канала ЛТ = 125 мксек информэция о накопленном адаптивном шаге в 8-ми рззрядном двоичном коде переписывается с выходов первого реверсивного счетчика 3 в ячейки втосого блока 4 оперативной пэмяти по адресу дэнного канала. После этого, в момент начала обработки очередного отрезкэ сигнэлэ в 128 дельтэ-отсчетов пс следующему кзнэлу, из второго блокэ 4

ОПЕРэтИОНОй ПЭМЯтИ СчмтЫВЗЕтСЯ РЭНЕЕ ЗЗписанный гуда 8-ми разрядный код шага квэнтоíэния, сформирîоэнныи по результэтэм анализа предыдущего отрезка сигнала

Т =- 4 мсек дзнного кэнзлз, Этот код используется для предустэнсвки первого реверсивного счетчика 3, чем сбс-.печиоэется Ilpпрерыонссть процесса эдэптзции шэгэ квэнтсозния.

Одновременно с фсрмирсвэн ем эдэптивногс шага квэнтовэния сбрзбс1кз отрезкэ Т = 4 мсек сигнзлз из 128 дель13-отсчетов пс очередному кэнзлу оклю«ает г, себя интегрировзние дельтэ-потока с помощью

1762411 второго реверсивного счетчика 9. На его объединенный суммирующий/вычитающий вход поступает дельта-поток с выхода первого блока 1 оперативной памяти, нэ тактовый вход — основная частота группового потока fT = 1024 кГц. Поступление положительного дельта-импульса 1 увеличивает показания второго реверсивного счетчика 9 на одну единицу, поступление отрицательного дельта-импульса 0 уменьшает двоичный код счетчика 9 на единицу. По входам установки второй реверсивный счетчик 9 устанавливается в начале интервала обработки очередного канала в то состояние. в котором он находился в конце обработки предшествующего отрезка сигнала поданному каналу. С этой целью предшествующий код второго реверсивного счетчика 9 в конце каждого интервала обработки по каждому каналу переписывается в третий блок 10 оперативной памяти в ячейки соответствующего канала.

Аналогично и синхронно тому, кэк осуществляется запись/считывание адаптивного кода шага квантования во втором блоке 4 оперативной памяти, предустановка второго реверсивного счетчика 9 также обеспечивает непрерывность процесса обработки сигнала, разбитого на отрезки Т - 4 мсек.

Выходной код второго реверсивного счетчика 9, выполняющего Функцию интегрирования дельта-потока, содержит информацию о числе шагов квантования, содержащемся в очередном ИКМ-отсчете, а также о знаке отсчета. В сочетании с информацией о величине шага квантования к данному моменту времени. удается в кодопреобразователе 11 восс1ановить значение очередного отсчета данного канала. Кодопреобразователь 11 осуществляет операцию перемножения двух линейных двоичных кодов на его адресных входах: 8-ми разрядного кода шага квантования и пятиразрядного кода модуля числа шагов в отсчете. На выходах кодопреобразователя 11 формируется семиразрядный нелинейный ИКМ-код модуля отсчета, причем старшие 3 разряда кода несут информацию о номере сегмента, а 4 младших разряда указывают на положение модуля отсчета внутри сегмента. В сочетании с информацией о знаке ИКМ-отсчета с шестого разряда выходов второго реверсивного счетчика 9, восьмиразрядный нелинейный

ИМК-код отсчета с выходов кодопреобразователя 11 по сигналу с третье о выхода синхронизатора 7 в конце интервала t = 3,9 мксек записывается в первую половину емкости четвертого блока 12 оперативной памяти, Из второй половины емкости четвертого блока 12 оперативной памяти в зто время происходит считывание восьмиразрядного нелинейного кода ИКМ-отсчета того же канала, по которому в данный момент в первый блок 1 оперативной памяти совершается запись четверки дельта-отсче5 тов, но считывание совершается с задержкой Т, = 2Т = 8 мсек. Управление записью-считыванием с третьего выхода синхронизатора 7 и смена адресов с выходов коммутатора 8 адресов в блоках 1 и 12

1О оперативной памяти совершаются с хронно, С выходов четвертого блока 12 оперативной памяти параллельный восьмиразрядный код ИКМ-отсчета переписывается в выходной регистр 13, тактируе15 мый входной частотой f, = 2048 кГц тактовой синхронизации. С выхода выходного регистра 13 сформированный 32-х канальный

ИКМ-поток 2048 кБит/сек в последовательном коде поступает в канал связи, 20 Таким образом преобразователь сигналов с адаптивной дельта-модуляцией со слоговым ко чпандированием в сигналы с нелинейной импульсно-кодовой модуляцией обеспечивает расширение динамиче25 ского диапазона амплитуд и частот преобразуемого сигнала благодаря адаптации шага квантования в преобразователе по законам близким к реальным в адаптивном дельта-кодере со слоговым компандирова30 нием; расширение области применения за счет обеспечения преобразования многоканального сигнала, Формула изобретения

Преобразователь сигналов с заданной

35 дельта-модуляцией со слоговым компандированием в сигналы с нелинейной импульсно-кодовой модуляцией, содержащий селектор пачек символов, первый выход которого соединен с информационным вхо40 дом управляемого делителя частоты, первый реверсивный счетчик, выходы которого подключены к входам формирователя коэффициентов деления, выходы которого соединеныс управляю,цими входами управ45 ляемого делителя частоты, синхронизатор, кодопреобразователь и выходной регистр, выход которого является выходом преобразователя, отличающийся тем, что, с целью повышения точности преобразова50 ния и расширения области применения за счет обеспечения преобразования многоканального сигнала с дельта-модуляцией, в преобразователь введены второй реверсивный счетчик., блоки оперативной памяти и

55 коммутатор адресов, первый вход синхронизации является входом цикловой синхронизации преобразователя, второй вход синхронизатора объединен с тактовым входом выходног0 регистра и является ТВКТовым входом преобразователя, 1762411

Составитель О,Ревинский

Редактор H.Êàìåíñêàÿ Техред M.Mîðãåíòàë Корректор С,Лисинэ

Заказ 3265 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 информационный вход первого блока оперативной памяти является информационным входом преобразователя, выход первого блока оперативной памяти соединен с информационным входом второго ре- 5 версивного счетчика и входом селектора пачек символов, второй выход которого и выход управляемого делителя частоты подключены соответственно к суммирующему и вычитающему входам первого реверсивно- 10 го счетчика, информационные входы второго блока оперативной памяти соответственно объединены с первыми входами кодопреобразователя и подключены к выходам первого реверсивного счетчика, 15 первый выход синхронизатора соединен с входами режима работы второго и третьего блоков оперативной памяти, выходы которых подключены к установочным входам соответственно первого и второго 20 реверсивных счетчиков, второй выход синхронизатора соединен с тактовыми входами реверсивных счетчиков, третий выход синхронизатора подключен к управляющему входу коммутатора адресов и входам режима работы первого и четвертого блоков оперативной памяти, четвертые выходы синхронизатора соединены с адресными входами второго и третьего блоков оперативной памяти и информационными входами коммутатора адресов, выходы которого подключены к адресным входам первого и четвертого блоков оперативной памяти, первые выходы второго реверсивного счетчика соединены с информационными входами третьего блока оперативной памяти и вторыми входами кодопреобразователя, выходы которого и второй выход второго реверсивного счетчика подключены соответственно к первым и второму информационным входам четвертого блока оперативной памяти, выходы которого соединены с информационными входами выходного регистра.