Резервированный усилитель амплитудно-модулированных сигналов

Резервированный усилитель амплитудно-модулированных сигналов

Иллюстрации

Показать все

Реферат

 

Сущность изобретения: устройство содержит усилительные блоки (1), управляемый сумматор мощности (2), резистивные делители напряжения (3i и 32), датчик уровU 8х ня сигнала (4), ключи (5), нагрузочный элемент (6), преобразователь кодов (7), цифровой компаратор (8), аналоговые компаратора (9i и 92), элемент ИЛИ (10), дешифратор (11), цифро-аналоговый преобразователь (12), счетчик (13), генератор импульсов (14), триггеры (15), элементы защиты (16), параллельный управляемый регистр (17), масштабирующий резистор (18i), зарядный конденсатор (182), триггеры (19), элементы И (20), элементы ИЛИ (21), элементы ИЛИ (22), конденсаторы (23,26), резисторы (24,27), одновибратор (25), элементы ИЛИ (28,29,32), элемент И (30), одновибратор (31). 1-2-4-9-10-14-13-17-1, 13-7-8- 10, 1-16-5, 16-15-17, 17-5, 11-12-3-9. Зил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ((9) (()) (sx)s Н 05 К 10/00

ГОСУДАР СТВ Е ННЫ Й КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКЧТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4857882/24 (22) 06,08,90 (46) 23,09,92. Бюл. М 35 (72) A.M.Ëèõà÷åB, В.И,Климентов, П.M,Êîморников, В,H.Íàçàpåíêo и С,И.Юшников (56) Авторское свидетельство СССР

М 1347200, кл. Н 05 К 10/00, 1983.

Авторское свидетельство СССР

N 1378096, кл. Н 05 К 10/00, 1986. (54) РЕЗEÐВИРОВАННЫЙ УСИЛИТЕЛЬ

АМПЛИТУДНО-МОДУЛИ РО ВАН Н ЫХ СИ ГНАЛОВ (57) Сущность изобретения: устройство содержит усилительные блоки (1), управляемый сумматор мощности (2), резистивные делители напряжения (31 и 32), датчик уровU 88 ня сигнала (4), ключи (5), нагрузочный элемент (6), преобразователь кодов (7), цифровой компаратор (8), аналоговые компаратора (91 и 9z), элемент ИЛИ (10), дешифратор (11), цифра-аналоговый преобразователь (12), счетчик (13), генератор импульсов (14), триггеры (15), элементы защиты (16), параллельный управляемый регистр (17), масштабирующий резистор (1 81), зарядный конденсатор (18 ), триггеры (19), элементы И (20), элементы ИЛИ (21), элементы ИЛИ (22), конденсаторы (23,26), резисторы (24,27), одновибратор (25), элементы

ИЛИ (28,29,32), элемент И (30), одновибратор (31), 1 — 2 — 4 — 9 — 10 — 14 — 13 — 17 — 1, 13 — 7-810, 1-16-5, 16-15-17, 17-5, 11-12-3-9, 3 ил.

1764203

Изобретение относится к автоматике и может быть использовано в усилительных устройствах повышенной надежности, Цель изобретения — повышение устойчивости и быстродействия процесса резервирования.

На фиг.1 представлена электрическая структурная схема резервированного усилителя амплитудно-модулированных сигналов; на фиг.2,3 — электрические принципиальные схемы параллельного управляемого регистра и элемента ИЛИ 10.

Резервированный усилитель амплитудно-модулированных сигналов содержит N усилительных блоков (УБ) 1, управляемый сумматор мощности 2, резистивный делитель напряжения 31 и 32, датчик уровня сигналов 4, N ключей 5, нагрузочный элемент

10

6, преобразователь кода 7, цифровой компаратор 8, два аналоговых компаратора 91 и 20

92, элемент ИЛИ 10, дешифратор 11, цифроаналоговьчй преобразователь 12, счетчик 13, генератор импульсов 14, Nтриггеров 15,,N элементов защиты 16, параллельный управляемый регистр 17, масштабирующий рези- 25 стор 18>, зарядный конденсатор 18, N триггеров 19, Nэлементов И 20,,N элементов ИЛИ 21, N-1 элементов ИЛИ 22, конденсаторы 23 и 26, сопротивления 24 и 27, одновибратор 25, элементы ИЛИ 28, 29, эле- 30 мент И 30, одновибратор 31, элемент ИЛИ

32, Резервированный усилитель амплитудно-модулированных сигналов работает следующим образом, 35

При включении питания единичные входы триггеров 15 и S-входы триггеров 19 через разряженные конденсатор 18 и конденсатор 23 регистра 17 соответственно оказываются кратковременно подключен- 40 ными к общей шине, в результате чего все триггеры 15 устанавливаются в "1", а триггера 19 — в "0". По мере заряда конденсаторов через зарядные сопротивления 18, и 24 триггеры 15 и 19 подготавливаются к управ- 45 лению по нулевым входам.

На вход устройства в двоичном коде на кодовую шину задания мощности поступает команда на включение усилителей 1, которые обеспечивают заданную выходную 50 мощность резервированного усилителя амплитудно-модулированных сигналов, Число включенных усилителей 1 может лежать в пределах 1

S усилителей 1 находится в ненагруженном 55 резерве. Сигнал 1-й команды управления поступает на m входов цифрового компаратора 8 и m входов дешифратора 11. По выходному сигналу дешифратора 11, подаваемому через цифроаналоговый преобразователь 12, резистивный делитель напряжения 3> и 32 на входы компараторов 91 и 9z, формируется пороговое напряжения, удовлетворяющее неравенству

U....

0п.e. = К Uci + Uci/2 (2) Счетчик 13 после включения напряжения питания может находиться в одном из и

2 состояний, При этом на его N выходах формируется комбинация "1" и "0". Сигналы с выхода счетчика поступают на вход параллельного управляемого регистра 17, íà и входов управления которого с прямых выходов триггера 15 подаются сигналы "1", Сигналы "1" с выходов счетчика поступают на входы преобразователя кода 7 и не ретранслируются регистром 17 до тех пор, пока на выходе "равно" цифрового компаратора 8 не появится сигнал логической "1", по которому будет осуществлена запись состояния счетчика 13 в триггеры 19 регистра 17. На выходе последнего образуются сигналы "1", подаваемые на входы управления сумматора мощности 2 и ключей 5. По этим сигналам выполняется необходимая коммутация в управляемом сумматоре мощности 2, подается напряжение питания на усилители 1 и подключаются выходы усилителей 1 к нагрузке. Таким образом, осуществляется защита от переключений управляемого сумматора мощности 2 в момент перестройки счетчика 13, которые могут срывать колебания на выходе сумматора мощности 2, На выходе преобразователя кода 7 формируется число, соответствующее числу активных (включенных) усилителей 1 в двоичном коде, которое поступает на входы цифрового компаратора 8. Если число их равно заданному, то сигналы рассогласования на выходах блока 8 отсутствуют. В противном случае эти сигналы через элемент

ИЛИ 10 запускают генератор импульсов 14.

Под воздействием импульсов последнего где Uc — напряжение, соответствующее выходному напряжению при включении i УБ 1, Если учесть, что Uc max пропорционально включению К = N — S усилителей 1 и равно

К Uci, где Uc — стробирующее напряжение, пропорциональное включению одного усилителя 1, то сопротивления 31 и 32 выбираются так, чтобы при включении К УБ 1 выполнялось соотношения

1764203

25

35

45

55 счетчик 13 изменяет свое состояние и формирует новые комбинации включения. Этот процесс продолжается до тех пор, пока на выходах счетчика 13 не появится комбинация, содержащая ровно i единиц. В этом режиме включается в активный режим i усилителей 1, сигналы на входах А и Б компаратора 8 совпадают, снимается сигнал рассогласования и происходит остановка генератора 14.

Если все включенные усилители 1 исправны, то выходное напряжение датчика уровня сигнала 4 будет удовлетворять условию (1), На выходах аналоговых компаратоpos 9> и 9z формируются сигналы "0", которые не вызовут запуска генератора импульсов 14.

Если условие (1) не выполняется (при отказе одного из активных усилителей 1, при изменении входных требований), напряжение на выходе датчика 4 становится выше Un.a. или ниже Un.H. и приводит к формированию на одном из выходов компараторов 9 сигнала "1", в результате чего через элемент ИЛИ 10 (фиг,3) запускается генератор импульсов 14, В случае, если Uc > Ол.s., то параллельно сигнал "1" поступает на управляющий вход "меньше" регистра 17 и уменьшает число единиц на его выходе, не дожидаясь отработки кольца поиска разрешенной комбинации. Параллельный управляемый регистр 17 при переключениях счетчика 13 будет сохранять свое предыдущее состояние под воздействием сигнала логического "0" с выхода "равно" цифрового компаратора 8, что исключает наличие сбоев с тактовой частотой генератора импульсов 14. Для увеличения быстродействия блока управления используется схема ИЛИ

10 (фиг.3), содержащая элементы ИЛИ

28,29,32, элемент И 30. одновибратор 32, что позволяет осуществить развязку цифрового кольца управления от аналогового, При этом поступление сигналов логической "1" с выходов "больше" или "меньше" цифрового компаратора 8 приводит к запуску одновибратора 31, который формирует сигнал логического "0" на втором входе элемента И 30 на время, равное суммарному времени поиска цифровым кольцом и переходных процессов управляемого сумматора мощности

2, датчика 4, компараторов 9 т, Если все усилительные элементы исправны, то через т на выходе элемента ИЛИ 32 будет сигнал логического "0", а если нет, то по сигналу логической "1" с выхода аналоговых компараторов 9 через элементы ИЛИ 28, И 30 и

ИЛИ 32 вновь будет подключено кольцо перестройки. Под воздействием генератора импульсов 14 счетчик 13 изменяет свое состояние до тех пор, пока в активный режим не будет включено заданное число усилителей 1 из числа исправных.

Наиболее опасны короткие замыкания в цепях электропитания, Поэтому при.появлении короткого замыкания в усилителях 1 срабатывает его элемент защиты 16, которые разъединяет цепь электропитания и выдает сигнал на нулевой вход триггера 15, Сигнал "0" с выхода триггера 15 поступает на соответствующий вход регистра 17 и через соответствующий элемент И 20 и S-вход сбрасывает управляющий триггер 19 в "0".

В результате от сумматора 2 отключается неисправный усилитель 1, а на его выходе аналогового компаратора 9z появляется сигнал логической "1" и включается цифровое кольцо перестройки. Поскольку триггер 15 остается в "0", то исключается повторное включение неисправного усилителя 1 даже при возвращении элемента защиты 16 в исходное состояние, Параллельный управляемый регистр 17 работает следующим образом. Если с выхода компаратора 8 "равно" поступает логическая "1", то на V-входах триггеров 19 будет

"1", и регистр 17 транслирует сигналы с выходов счетчика 13 по D-входам. При появлении сигналов рассогласования на выходах цифрового компаратора 8 или аналоговых компараторов 9 на выходе "равно" компаратора 8 будет "0" и триггеры 19 сохранят свое состояние до момента времени, когда на выходах счетчика 13 образуется разрешенная комбинация. В случае, если на выходе аналогового компаратора 9> появится сигнал логического высокого потенциала ("1"), то на выходе одновибратора 25 образуется

"0" и осуществляется сброс определенного числа "1" (в данном примере одной) на выходе триггеров 19 с помощью элементов

ИЛИ 21,...,21tq и ИЛИ 22>,....22g<, Пусть для определенности необходимо уменьшить число единиц на одну и на выходе регистра

17 сформирована комбинация 0110...0, Тогда необходимо сбросить триггер 192, По сигналу на выходе компаратора 9i с выхода одновибратора 25 поступит сигнал логического "0", на выходе схемы 21 останется сигнал логической "1", определяемый инверсным выходом триггера 19>, и последний будет в прежнем состоянии, а на выходе элемент 221 появится "0" и, следовательно, на выходе элемента ИЛИ 21 будет "0", который через элемент И 20 и S-входтриггера

19т сбросит последний в "0", Так как длительность импульса на выходе одновибратора 25 меньше -времени переходных процессов в триггере 19, то на выходе эле1764203 мента ИЛИ 222 "0" не появится и сброшен будет только один триггер 19, Остальные триггеры останутся в исходном состоянии.

При необходимости отключения двух усилителей 1 задача решается выбором длительности импульса на выходе блока 25 больше времени переходных процессов в одном триггере 19 и меньше суммарного времени переходных процессов в двух триггерах 19.

Таким образом, предлагаемое техническое решение повышает быстродействие блока управления, не приводит к появлению сбоев с тактовой частотой в формировании выходного напряжения при переключениях усилителей 1 (что не приводит к перерывам в процессе обеспечения связи) и исключает возможность появления сигнала, у которого выходное напряжение превышает допустимое.

Формула изобретения

Резервированный усилитель амплитудно-модулированных сигналов, содержащий и усилительных блоков, информационные выходы которых соединены с информационными входами управляемого сумматора мощности, к выходу которого подключены вход датчика уровня сигнала и нагрузочный элемент, выход питания каждого из усилительных блоков через элемент защиты и соединенный с ним последовательно ключ соединен с шиной нулевого потенциала, выходы индикации короткого замыкания элементов защиты соединены с нулевыми входами соответствующих триггеров, единичные входы которых подключены через масштабирующий резистор к шине опорного потенциала и через зарядный конденсатор к шине нулевого потенциала, первый аналоговый компаратор, неинвертирующий вход которого соединен с выходом датчика уровня сигнала, инвертирующий вход — к выходу цифроаналогового преобразователя, а выход — с первым входом элемента

ИЛИ, выход которого соединен с запускающим входом генератора импульсов, выход которого соединен с входом счетчика, цифровой компаратор, первый вход которого соединен с выходом преобразователя кодов, а второй — с кодовой шиной задания

5 выходной мощности и через дешифратор с входом цифроаналогового преобразователя, выход которого соединен с инвертирующим входом первого аналогового компаратора, выходы "Больше" и "Меньше"

10 цифрового компаратора соединены соответственно с вторым и третьим входами элемента ИЛИ, отличающийся тем, что, с целью повышения устойчивости и быстродействия процесса резервирова15 ния, в него введены второй аналоговый компаратор, резистивный делитель напряжения и параллельный управляемый регистр, при этом инвертированный вход второго аналогового компаратора соединен

20 с неинвертированным входом первого аналогового компаратора, между инвертированным входом первого аналогового компаратора и шиной нулевого потенциала включен резистивный делитель напряже25 ния, средний вывод которого соединен с неинвертированным входом второго аналогового компаратора, выход которого соединен с четвертым входом элемента ИЛИ, выход генератора импульсов соединен с

30 синхронизирующим входом параллельного управляемого регистра, управляющий вход уменьшения кода которого соединен с выходом первого аналогового компаратора, управляющий вход сохранения кода соединен

35 с выходом цифрового компаратора, а группа управляющих входом поразрядного сброса параллельного управляющего регистра соединена с выходами соответствующих триггеров, и разрядных выходов счетчика

40 соединены поразрядно с установочными входами параллельного управляющего регистра, выходы п разрядов которого соединены с управляющими входами соответствующих элементов защиты и с

45 управляющими входами коммутации управляемого сумматора мощности, 1764203 ш

1764203

У ЬЛ9

/) (Составитель B. Климентов

Техред M.Mîðãeíòàë Корректор Н, Милюкова

Редактор Г. Бельская

Производственно-издательский комбинат "Патент", r. Ужгород, ул,Гагарина, 101

Заказ 3465 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5