Цифровой синтезатор частот

Цифровой синтезатор частот

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и может использоваться в цифровых синтезаторах частот, основанных на вычислении выборок синусоиды. Устройство содержит блок установки кода частоты (1), М-разрядный -накопитель кодов (2), преобразователь кода фазы в код амплитуды (3), опорный генератор (4), цифроаналоговый преобразователь (5), фильтр нижних частот (6), два блока элементов Й-НЕ (8, 9), два D-трмггера

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 В 19/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ М

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4879199/09 (22) 14.09.90 (46) 23.10.92. Бюл. М 39 (71) Нижегородский научно-исследовательский институт радиосвязи (72) В.С,Станков и А.Б.Сучкова

;Я) Гйатек Ю,Р, Справочйик по цифроана:логовым и аналого-цифровым преобразователям. — M. Радио и связь, 1982, с. 255. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к радиотехнике и может использоваться в цифровых синтезаторах частот, основанных на.вычислении выборок синусоиды. Устройство содержит блок установки кода частоты (1), й-разряд„„ Ж „„1771059 А1.

2 ный;накопитель кодов (2), преобразователь кода фазы в код амплитуды (3), опорный генератор (4), цифроаналоговый преобразователь (5), фильтр нижних частот (6), два блока элементов И-НЕ (8, 9), два D-триггера (10, 11), два инвертора(12, 13), два элемента

И-HE (14, 15), элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ (16). Все перечисленные блоки соединены следующим образом: 1-2-3-8-9-5-6, 4-10 — 16-11-14-8. 4-12-11. 3-13 — 14-8, 3315 — 9; 2-.1 О, 2-16, 2-11, 11-15, 4-2, Цель изобретения — повышение спектральной частоты выходных сигналов — достигается при помощи введения 0-триггеров 10, 11, инверторов 12, 13, элементов И-НЕ 14, 15 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16. 3 ил.

1771059

Изобретение относится к радиотехнике и может использоваться в цифровых синтезаторах частот, основанных на вычислении выборок синусоиды.

Цель изобретения — повышение спектральной чистоты выходных колебаний, На фиг.1 представлена структурная схема предлагаемого синтезатора; на фиг.2,3— временные диаграммы, поясняющие работу предлагаемого. цифрового синтезатора частот, Цифровой синтезатор частот по фиг.1 содержит последовательно соединенные блок 1 установки кода частоты, N-разрядный накопитель 2 кодов и блок 3 преобразователя кода фазы в код амплитуды, опорный генератор 4, выход которого соединен с тактовым входом й-разрядного накопителя 2 .кодов, последовательно соединенные цифроаналоговый преобразователь (ЦАП) 5 и фильтр нижних частот 6, выход которого является выходом 7.устройства,.а также первый 8 и второй 9 блоки элементов И-НЕ, последовательно соединенные первый 10

0-триггер и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16, последовательно соединенные второй

11 О-триггер и первый 14 элемент И-НЕ, второй 15 элемент И-НЕ, первый 12 инвертор, включенный между выходом опорного генератора 4 и тактовым входом второго 11

D-триггера, второй 13 инвертор, включеннйй между выходом сигнала старшего разряда преобразователя 3 кода фазы в код амплитуды и другим входом первого 14 элемента И-НЕ, при этом выход сигнала N-1 разряда накопителя 2 кодов соединен с информационным входом первого 10 Отриггера, с другим входом элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 16 и входом сброса второго 11 .D-триггера, информационный вход которого подсоединен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16, а выход сигнала старшего разряда преобразователя

3 кода фазы в код амплитуды соединен с первым входом второго элемента 15 И-НЕ, второй вход которого соединен с выходом второго 11 О-триггера, выходы преобразователя 3 кода фазы в код амплитуды поразрядно соединены с первыми входами соответствующих элементов И-НЕ первого

8 блока элементов И-НЕ, вторые входы которых подсоединены к выходу первого элемента 14 И-НЕ, выход второго 15 элемента

И-НЕ соединен с первыми входами каждого из и элементов И-HE второго 9 блока элементов И-НЕ, вторые входы которых соединены с выходами соответствующих элементов И-HE первого 8 блока элементов

И-НЕ,.а выход опорного генератора 4 соединен с тактовым входом первого 10 0-триггеВторой 0-триггер 11 сдвигает эти импульсы во времени на половину периода сигнала опорного генератора 4 (фиг,2ж), что достигается инвертированием тактовых им50 пульсов, поступающих на С-вход второго 11

D-триггера первым инвертором 12 относительно тактовых импульсов на С-входе пер55 вого 10 0-триггера (фиг,2б). На выходе второго 11 О-триггера импульсы, сформированные по спаду импульсного сигнала предстаршего разряда, отсутствуют, поскольку в моменты их возникновения триггер блокира, выход каждого из и элементов И-НЕ второго 9 блока И-НЕ соединен с соответствующим входом цифроаналогового преобразователя.5.

5 Цифровой синтезатор частот по фиг.1 работает следующим образом. В блоке 1 устанавливается двоичное значение кода синтезируемой.частоты К - Ко 2 + К1 2 +

+...Kg 2 (N — целое число). Число К пред10 ставляет собой отношение синтезируемой, выходной частоты fc (о<1 < fo/4) к одной четвертой значения частоты опорного генератора 4 fp/4. Это число поступает на информационный вход N-разрядного накопителя 2 кодов, на вход синхронизации (или тактовый вход) которого поступают синхронизирующие импульсы с выхода опорного генератора 4. На выходе N-разрядного накопителя 2 кодов в каждый тактовый момент

20 времени Ь - и To, n = 1,2,3...(Tp 1/fo— длительность тактового интервала) формиРУетсЯ число Вл = Bp2 + В1 2 + ... Bg2 по следующему алгоритму: Вл Вл-1+ К, которое пропорционально фазе синтезируемого

25 коЛебания. В блоке 3 число Âp преобразуется в код, соответствующий выборке синусоиды в данный тактовый момент времени, который далее, пройдя через блоки 8, 9 элементов И-НЕ, преобразуется в аналоговую величину в цифроаналоговом преобразователе (ЦАП) 5. На выходе ЦАП 5 формируется ступенчатое напряжение, близкое к синтезируемому, из которого фильтр 6 формирует синусоидальный выходной сигнал.

Первый 0-триггер 10 задерживает импульсный сигнал предстаршего разряда 2 й-разрядного накопителя 2, поступающий на его информационный О-вход, на один период опорной частоты (фиг.2г,д). На выхо40 де логического элемента 16 ИСКЛЮЧАЮЩЕЕ ИЛИ по фронту и спаду импульсов предстаршего разряда N-разрядного накопителя 2 кодов формируются короткие положительные импульсы длительностью, 45 равной периоду сигнала опорного генератора 4 ru То-1/fo(фиг.2е).

1771059 руется уровнем лог. "0" по установочному

R-входу (фиг.2ж).

Работа однофазного 0-триггера с установочным R-входом описана (см. Букреев

И,Н., Мансуров Б.М., Горячев В,И. Микроэлектронные схемы цифровых устройств.—

M. Советское радио, 1973, с. 58).

На выходах первого 14 и второго 15 управляющих логических элементов формируются короткие отрицательные импульсы .длительностью ти- To = 1/fc и частотой следования, равной частоте выходного сигнала, причем на выходе первого 14 логического элемента они будут присутствовать при равенстве старшего разряда преобразователя 3 кода фазы в код амплитуды лог.

"0" (фиг.2 в,з), а второго 15 логического элемента — лог "1" (фиг.2 в, И).

Значения выборок преобразователя 3 кода фазы в код амплитуды проходят на цифроаналоговый преобразователь 5 через два блока 8, 9 логических элементов И-НЕ беэ изменения, когда импульсы на выходах управляющих логических элементов 14, 15 отсутствуют. В момент импульса на выходе первого 14 управляющего логического элемента нв выходах первого блока 8 логических элементов И-НЕ все поразрядные значения кода выбора становятся равными лог. "I", а на выходе в горого 9 блока — лог.

"0", что соответствует минимальному значению формируемого синусоидального сигнала. В момент импульса на выходе второго 15 управляющего логического элемента все поразрядные значения выборки на выходе второго 9 блока логических элементов И-HE становятся равными лог, "1", что соответствует максимальному значению формируемого сигнала.

Выходная частота предлагаемого устройства, как и устройства-прототипа, определяется частотой, с которой происходит переполнение накопителя кодов и равна

fc - К fo/N. где fo — частота опорного сигнала, К вЂ” код синтезируемой частоты, N — емкость накопителя кодов (см. Гнатек Ю.Р.

Справочник по цифроаналоговым и аналого-цифровым преобразователям. — М; Радио и связь, 1982, с. 257).

Если К кратно N, то после каждого переполнения накопителя кодов число, оставшееся в нем (остаток накопителя I )), либо равно нулю, либо остается неизменным, т.е. значения выборок от периода к периоду выходного сигнала устройства будут точно повторяться, B этом режиме требуемый коэффициент преобразования частоты fo/fc будет реализован точно, в результате чего в спектре выходного сигнала побочные со20

25 устройства.

35

40 элемент И-НЕ, второй элемент И-НЕ, между выходом опорного генератора и тактовым

50 входом второго Р-триггера введен первый

15 ставляющие, обусловленные неточным делением, отсутствуют.

Если К не кратно N, фиг.3 (N = 16, К - 3), .; то значение L изменяется в пределах

0:- 1 <К (см. фиг.3a) и требуемый коэффициент fo/fc реализуется неточно, что приводит (см. фиг.Зг) и отклонению выборок синтезируемого колебания от своих экстремальных (максимальногО и минимального) значений от периода к периоду выходного сигнала устройства, в результате чего в спектре выходного сигнала появляются по- бочные составляющие, т.е. чистота спектра выходного колебания синтезатора ухудшается, что особенно сильно сказывается на максимальных синтезируемых частотах при близких к f>/4, так как в этом случае

° скачки выборок выходного сигнала ЦАП,достигают наибольшего значения.

Введение двух блоков элементов И-НЕ, первого и второго 0-триггеров, первого и второго элементов И-Н Е, двух инверторов и элемента ИСКЛ ЮЧАЮЩЕ Е ИЛИ позволило в предлагаемом устройстве исключить отклонение выборок синтезируемых колебаний от своих экстремальных значений (см.фиг.Зд) и тем самым повысить спектральную чистоту выходных колебаний

Формула изобретения

Цифровой синтезатор частот, содержащий последовательно соединенные блок установки кода частоты, N-разрядный накопитель кодов и преобразователь кода фазы в код амплитуды, последовательно соединенные цифроаналоговый преобразователь и фильтр нижних частот, опорный генератор, выход которого соединен с тактовым входом N-разрядного накопителя кодов, отл и ч а ю щи и с я тем, что, с целью повышения спектральной чистоты выходных сигналов, в него введены первый и второй блоки элементов И-НЕ, последовательно соединенные первый 0-триггер и элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ, последовательно соединенные второй. 0-триггер и первый инвертор, между выходом сигнала старшего разряда преобразователя кода фазы в код амплитуды и другим входом первого элемента И-НЕ введен второй инвертор, при этом выход сигнала (Й-1}-го разряда накопителя кодов соединен с информационным входом первого О-триггера, с другим входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и входом сброса второго О-триггера, информационный вход которого подсоединен к

1771059

1 I

1 выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход сигнала старшего разряда преобразователя кода фазы в код амплитуды соединен с первым входом второго элемента

И-НЕ, второй вход которого соединен с вы- 5 ходом второго О-триггера, выходы преобраэовател«кода фазы в код амплитуды поразрядно соединены с первыми входами соответствующих Элементов И-НЕ первого блока элементов И-НЕ, вторые входы кото- 10 рых подсоединены к выходу первого элемента И-НЕ, выход второго элемента И-HE соединен с первыми входами каждого из элементов И-НЕ второго блока элементов

И-НЕ, вторые входы которых соединены с выходами соответствующих элементов ИНЕ первого блока элементов И-НЕ, а выход опорного генератора соединен с тактовым входом первого О-триггера, выход каждого из N-элементов И-Н Е второго блока элементов И-НЕ соединен с соответствующим входом цифроаналогового преобразователя.

1771059

2"! „!! I l I йха1

ИА9 (уст- и арототод па) 3

Вихор

graf (лргйиагМЮ ф Ф рпйстЖ) Составитель А.Сучкова

Техред М.Моргентал

Корректор М.йароши

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

Заказ 3048 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035; Москва, Ж-35, Раушская наб., 4/5