Ссср универсальный элемент вычислительных машин

Ссср универсальный элемент вычислительных машин

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Реслублик е

B патент";-., — -.

Nrg „

Зависимое от авт. свидетельства ¹

Заявлено 12.Х.1964 (№ 924515/26-24) с присоединением заявки №

Приоритет

Опубликовано 01.XII.1965. Бюллетень № 24

Кл. 42m, 14р2

МПК 6 06f

УДК 681.142(088.8) Государственный

«омитет ло делам изобретений и открытий СССР

Дата опубликования описания З.П.19бб

Авторы изобретения

3. В. Евреинов и Ю. Г. Косарев

Заявитель Институт математики Сибирского отделения Академии наук СССР

УНИВЕРСЛЛЬНЬ1Й ЭЛЕМЕНТ ВЪ1ЧИСЛИТЕЛЬНЪ|Х МАШИН

Подписная группа № 174

Известны универсальные логические схемы, состоящие из комбинаций логических элементов типа «И» и «НЕ», «память — задержка», с помощью которых могут быть решены любые логические задачи.

Однако все извесгные элементы выполняются с фиксированными связями, а это приводит к тому, что схема машины задается жестко, связи между элементами имеют сложные конфигурации, что при микроминиатюризации машин усложняет технологию производства.

Предложенный логический элемент отличается тем, что в нем выходы первой и второй запоминающих ячеек хранения команд подсоединены к двум входам первого вентиля, третий вход которого подключен к выходу первого элемента, выход второй запоминающей ячейки подсоединен ко второму вентилю, второй вход которого соединен с первым источником логического сигнала, выход первой запоминающей ячейки подключен к третьему вентилю, соединенному со вторым источником логического сигнала, а выходы этих вентилей подсоединены к первому инвертору, выход которого подключен ко второму выходу элемента. Выходы третьей н четвертой запоминаюгцей ячейки, а также второй выход элемента подключены ко входам четвертого вентиля. Выход четвертой ячейки и третий источник логического сигнала подсоединены ко входам пятого вентиля, выходы третьей ячейки н четвертого источника логического сигнала подключены ко входам шестого вентиля; выходы этих вентилей подсоединены ко второму ннвертору, а выход инвертора подключен к первому выходу элемента.

Применение универсального элемента зна10 чнтельно увеличивает возможность использования машин для решения разнообразных задач за счет программной перенастройки элементов и связей между ними. Это позволяет программно создавать любую универсальную

15 нли специализироваш|ую машину.

На фиг. 1 представлена укрупненная блоксхема универсального элемента; на фиг. 2— блок-схема одного из возможных вариантов

20 универсального элемента.

Входы 1, 2 переменных Х,„.... Х, и входы 3, 4 переменных У .... У, соединены с источником команд настройки. Выходы дешифратора 5 соединены со входами запоми25 нающпх элементов 6, выходы которых соединены со входами функционального устройства 7, имеющего рабочие входы 8, 9 и 10 и рабочие выходы 11, 12, И.

Устройство 7 реализует полную систему ло30 гических функций, функционально полную

177163

15

20 систему соединений рабочих входов и выхо-!

0I? универсального элемента.

Универсальный логический элемент (фиг.

2), где схемы 14 и 15 — инверторы, схемы

16 — 26 — вентили, схемы 27 — 80 — триггеры, обладаю?цпе двумя устойчивыми состояниями

«0 и «1». Входы 81 — 84 — рабочие входы элемента, на которые поступают сигна Ibi с рабочих выходов соседних элементов или извне.

Выходы 85 н 86 — рабочие выходы элементов.

Шины 87 — 41 — каналы, по которым подаются сигналы перенастройки элемента на выполнение заданной функции. Вентили 22 — 26, соединенные с шинами настройки 87 — 41 служат для задания состояния триггеров 27 — 80.

Каждый триггер может независимо от других находиться в состоянии «0» или «1».

Триггеры 27, 28 управляют вентилями 16, 17 и 18. Триггеры 29, 80 управляют вентилями

19, 20 и 21. Вентили !6 — 2(вместе с иньерторами 14 и 15 служат для выполнения логических <)?ункций, функций памяти и соединений между рабочими входами и выхода ми уIIH«ерсалы?ого элемента.

Элемент может выполнять логическую операцию (стрелка Пирса) которая образует полную систему функций алгебры логики, что дает возможность реализовать при помощи совокупности универсальных элементов любую функцию алгебры логики. Эта функция образуется, когда любые три пз четырех триггеров 27, 28, 29 и 30 находятся в состоянии

«1». Например, при подаче 113 первом такте сигналов в шины 87, 88 и 41, а на втором— в шины 37 и 40 триггеры 27, 28 и 29 возбуждены. Тогда входами функций являются входы 32 и 84, а выходом — выход 86.

Функция запоминания выполняется при подаче сигналов на управляющие входы 37, 38, 40 и 41 Все триггеры 27 — 30 в этом случае находятся в состоянии «1», 3 следовательно, все вентили 16 — 21 открыты. Вход ш?вертора 14 соединен с выходом инвертора 15 и, наоборот, вход инвертора 15 соединен с выходом инвертора 14, в результате чего образуется типовая схема триггера. При этом входы 81 и 32 служат для подачи сип?алов на один вход триггера, а входы 88 и 84 нз второй, Функция коммутации рабочих входов с выходами может иметь следующие модификации.

3) Независимая IIppp $3 13 c«pна 70B B +Bvx

1lPP I1PklP?I I!) .ЛЯ РНЫХ H 3?l P 3 BЛ Е? I H H X.

Это происходит, когда возбуждены один из триггеров 27, 28 и только один из триггеров 29, 80, что имеет место при подаче сигналов в шины 40 и 41 и одну из шин 37 и 88.

При этом образуются соединения только л?е>кду входами 31, 32 и выходом 86, а также

l3x0p3AiH 33, 34 H выходом 83. б) Соединение вертикальных входов и выходов с горизонтальными образуется при возбуждении трех любых из четырех триггеров

27 — 80.

На прил?ер, при возбуждении триггеров 27, 28 и 29 сигнал со входа 34 разветвляется на выходы 35 и 86.

«) Входы не соединены с выходами. Это имеет место, когда все триггеры 27 — 30 не возбуждены, т. е. поданы сигналы сброса на нуль по каналам 39 и 41.

Перечисленные функции удовлетворяют условиям полноты и позволяют реализовать любые схемы вычислительных машин.

Предмет изобретения

Универсальный элемент вычислительных машин, содержащий логические схемы «И», «НЕ», триггеры, or,ãè÷àþè èéñÿ тем, что, с целью увеличения гибкости электронных вычислительных машин, в Hpм выходы первой и второй запоминающих ячеек хранения команд подсоединены к двум входам первого вентиля, третий вход которого подключен к первому выходу элемента, выход второй запоминающей ячейки подсоединен ко второму вентилю, второй вход которого соединен с nepIHixl источником логического сигнала; выход первой запоминающей ячейки подключен к третьему вентилю, соединенному со вторым источником логического сигнала; а выходы этих вентилей подсоединены к первому инвертору, выход которого подключен ко второ»у выходу элемента; выходы третьей и четвертой запоминающей ячейки, а также второй выход элемента подключены ко входам четвертого вентиля; выход четвертой ячейки и третий источник логического сигнала подсоединены ко входам пятого вентиля; выходы третьей ячейки и четвертого источника логического сигнала подключены ко входам шестого вентиля; выходы этих вентилей подсоединены ко второму инвертору, а выход инвертора подключен к первому выходу элемента.

Составитель В, А. Субботин

Редактор Л. Утехина Техред А. А. Камышникова Корректоры: М. П. Ромашова и Ю. М. Федулова

Заказ 3797/5 Тираж 975 Формат бум. 60+90>/ц Объем 0,35 изд. л. Цена 5 коп.

ЦНИИПИ Государственного комитета по делам изобретений и открытий С(CP

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, д. 2